「semiconductor interface」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

In a transceiver module 12n, a micro wave analog signal interface is provided between the transceiver module and an antenna element 11n, and all the signal interfaces except for a power supply are made digital signal interfaces, and the interfaces are configured as one chip on a semiconductor.例文帳に追加

送受信モジュール１２ｎにおいて、アンテナ素子１１ｎとの間にマイクロ波のアナログ信号インターフェースを持たせ、電源以外の信号インターフェースを全てデジタル信号インターフェースとし、半導体にてワンチップ化する。 - 特許庁

To provide a method for manufacturing a thin film semiconductor device which makes it possible to form a good silicide/silicon interface, to form a low resistance source, drain region, and a contact, and to form an abrupt impurity distribution.例文帳に追加

良好なシリサイド／シリコン界面の形成、低抵抗のソース・ドレイン領域及びコンタクトの形成、及び急峻な不純物分布の形成を可能とする薄膜半導体素子を製造する方法を提供する。 - 特許庁

The LDD region 12LD has an impurity concentration profile where impurity concentration becomes lower from the interface to the gate insulating film 14 to that to the support substrate 10 in the thickness direction of the semiconductor thin film 12.例文帳に追加

ＬＤＤ領域１２ＬＤは不純物濃度が半導体薄膜１２の厚さ方向においてゲート絶縁膜１４との界面から支持基板１０との界面に向かって低くなる不純物濃度プロファイルを有する。 - 特許庁

The surface leakage current which flows in the burying interface can be reduced by having an i-type layer between a p-type region and the high-resistance semiconductor layer.例文帳に追加

また、ｐ型層やｎ型層中の不純物と高抵抗半導体層中の不純物が高抵抗半導体層の再成長中に相互に拡散して高抵抗半導体層の抵抗値が低くなり暗電流が増加する。 - 特許庁

To prevent water from passing through an interface between an interlayer insulating film of a lower layer and interlayer insulating film of an upper layer composed of different materials from path other, which is apt to become a water passing inlet from outside in a conventional semiconductor device.例文帳に追加

従来の半導体装置において、相異なる絶縁材料によって形成された下層の層間絶縁膜と上層の層間絶縁膜との界面は、外部からの水分等の浸入口となり易い。 - 特許庁

To provide a semiconductor device for controlling increase in an electrical resistance at an interface in a source/drain region or between a source/drain region and a silicide layer while improving carrier mobility by giving distortion to a channel region.例文帳に追加

チャネル領域に歪みを与えてキャリア移動度を向上させつつ、ソース・ドレイン領域またはソース・ドレイン領域とシリサイド層の界面における電気抵抗の増加を抑えることのできる半導体装置を提供する。 - 特許庁

To provide a highly reliable semiconductor device wherein a gate insulating film for which EOT is small and the increase of interface level density is suppressed is provided and a leakage current is suppressed even when miniaturized, and to provide a method of manufacturing the same.例文帳に追加

ＥＯＴが小さく、界面準位密度の増加が抑制されたゲート絶縁膜を備え、微細化されてもリーク電流が抑制され、信頼性の高い半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method for modeling a semiconductor in which impurity pile up on the Si/SiO2 interface can be simulated and electric characteristics dependent on the impurity concentration (e.g. substrate bias dependence) can be analyzed through high speed calculation.例文帳に追加

Ｓｉ／ＳｉＯ_２界面での不純物パイルアップをシミュレーション可能であり，不純物濃度に依存する電気特性（例えば，基板バイアス依存性）を高速計算のもとに解析可能な半導体モデリング方法を提供する。 - 特許庁

In the semiconductor testing device including a test head having the pin card inside it and an interface device above it, the pin card can be inserted or removed from a side surface of the test head.例文帳に追加

内部にピンカードが収納され上部にインターフェース装置が設けられているテストヘッドを含む半導体試験装置において、前記ピンカードの挿抜を前記テストヘッドの側面から行えるようにしたことを特徴とする。 - 特許庁

To provide a method of manufacturing a semiconductor device which can suppress the penetration of boron into a substrate while suppressing an increase in thickness of a base interface layer and can reduce dopants in a gate insulation film.例文帳に追加

下地界面層の膜厚増加を抑制しつつ、ホウ素の基板への突き抜けを防止するとともに、ゲート絶縁膜中の不純物を低減させることのできる半導体装置の製造方法を提供する。 - 特許庁

Displacement between a semiconductor element 2 and the substrate 1 is received on the substrate side 1, by setting the adhesion strength of a bonding interface 3 equal to or slightly higher than the 0.2% yield strength of the substrate 1 at the same temperature.例文帳に追加

接合界面３の密着強度を同一温度において基板１の０．２％耐力の大きさと同じ若しくはそれ以上にすることにより、半導体素子２と基板１間の変位を基板１側で受け止める。 - 特許庁

A facsimile machine 1 is provided with a semiconductor DAA (data access arrangement) unit 41 incorporating a voltage detection circuit 71 capable of detecting a line voltage in a line interface section 40 for transmitting/receiving data to/from a line side.例文帳に追加

ファクシミリ装置１は、回線側とデータ授受を行う回線インタフェース部４０に、回線電圧を検出可能な電圧検出回路７１を内蔵する半導体化ＤＡＡ（データアクセスアレンジメント）装置４１を備える。 - 特許庁

To provide a fine active layer and interface of the activity layer by suppressing an isolation of In and by enabling crystal growth excellent in controllability in a manufacturing process of compound semiconductor light-emitting device.例文帳に追加

化合物半導体発光素子の製造工程においてＩｎの遊離を極力抑え、制御性に優れた結晶成長を可能とし、良質の活性層および活性層の界面を提供することを目的とする。 - 特許庁

A plurality of kinds of cell for improving crosstalk noise having an external interface is buried in the gap of a hard mask block and then a cell for improving crosstalk noise is selected and inserted into the line of a semiconductor integrated circuit.例文帳に追加

外部インタフェースを有する複数種類のクロストークノイズ改善用セルをハードマクロブロックの内部の隙間部分に埋め込み、そのクロストークノイズ改善用セルを選択して半導体集積回路の配線に挿入する。 - 特許庁

The variable resistance element 1 is constructed, in a manner such that a first barrier film 15 (15a) is formed, in a direction orthogonal to a substrate surface of a semiconductor substrate 11 on an interface between a sidewall insulating film 16 and first insulating film 13.例文帳に追加

可変抵抗素子１は、サイドウォール絶縁膜１６と第１絶縁膜１３の境界において、半導体基板１１の基板面と直交する方向に第１バリア膜１５（１５ａ）が成膜されている。 - 特許庁

Moreover, the semiconductor device includes a p^-layer as a withstand voltage layer using silicon carbide, and the portion, which is exposed on the surface, of the pn junction interface keeping a reverse bias voltage can be protected with a thermal oxidation film containing positive charges.例文帳に追加

また、炭化珪素を用いｐ^-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を正の電荷を含む熱酸化膜で保護する。 - 特許庁

In an outside system which performs access to a semiconductor storage device, the same arithmetic operation is executed in the same way as the arithmetic circuit 20 based on the uncertain value, and the arithmetic result is inputted to an interface circuit 3 as an input password.例文帳に追加

半導体記憶装置をアクセスする外部システムにおいて上記不定値に基づいて演算回路２０と同じ演算を行い、その演算結果を入力パスワードとしてインターフェース回路３に入力する。 - 特許庁

In the semiconductor device 10 as described above, the other side 16 of the Si substrate 12 is provided with an electrode pad 24 via an insulating film 20, and the inclined plane 23 is formed on an interface with the insulating film 20.例文帳に追加

このような半導体装置１０においてＳｉ基板１２の他方の面１６には絶縁膜２０を介して電極パッド２４が設けられ、傾斜面２３は絶縁膜２０との境界面に形成されるようにした。 - 特許庁

To provide a PN junction diode suppressing defects such as a leak current generated by contact of a P/N junction interface end of a silicon semiconductor with the atmosphere and hardly causing failure, and to provide a method for manufacturing the PN junction diode.例文帳に追加

シリコン半導体のＰ/Ｎ接合界面端部が、大気と接することで生じるリーク電流等の欠陥を抑制し、不良を起こしにくくしたＰＮ接合ダイオードおよびその製造方法を提供する。 - 特許庁

To prevent a continuity failure caused by stress migration at an interface between a plug connected to an embedded wires at a bottom and the embedded wires in a semiconductor integrated circuit device having a plurality of the embedded wires.例文帳に追加

複数層の埋め込み配線を有する半導体集積回路装置において、埋め込み配線と底部にて接続するプラグとその埋め込み配線との界面でのストレスマイグレーションによる導通不良を防ぐ。 - 特許庁

To provide the manufacturing method of a semiconductor device flat on the surface, low in an interface level and providing a metal oxidation film with good quality hardly having defects as a gate insulation film without containing H and C in the film.例文帳に追加

表面が平坦で界面準位が低くしかも膜中にＨやＣを含まず、欠陥の少ない良質な金属酸化膜をゲート絶縁膜として具備する半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device including an interface circuit for input/output of a signal to/from other circuit that quickly keeps input/output pads to a high impedance state after shifting from a tolerant mode to an ordinary input mode.例文帳に追加

他の回路との間で信号の入出力を行うインターフェース回路を含む半導体装置において、トレラントモードから通常入力モードに移行した後、速やかに入出力パッドをハイインピーダンス状態に保つ。 - 特許庁

This semiconductor simulation deck generator 10 is provided with a display 11, an input 12, an input/output control unit 13, a storage part 14, a simulation deck generator program executing part 15, and a network interface 16.例文帳に追加

本発明の半導体シミュレーションデッキ発生装置１０は、表示部１１と、入力部１２と、入出力制御部１３と、記憶部１４と、シミュレーションデッキジェネレータプログラム実行部１５と、ネットワークインタフェース１６と、を備える。 - 特許庁

To provide a receiver which attains a high-speed signal transmission and uses a non-contact interface utilizing an inductor coupling capable of reducing power consumption, and to provide a semiconductor device with the receiver.例文帳に追加

高速な信号伝送を可能にすると共に消費電力を低減することが可能なインダクタ結合を利用した非接触インターフェースを用いる受信器及びそれを備えた半導体装置を提供する。 - 特許庁

The semiconductor device includes an n^-layer as a withstand voltage layer using silicon carbide, and a portion, which is exposed n a surface, of a pn junction interface keeping a reverse bias voltage can be protected with a thermal oxidation film containing negative charges.例文帳に追加

炭化珪素を用い、ｎ^-層を耐圧層として含む半導体装置であって、逆バイアス電圧を保持するｐｎ接合界面が表面に出ている部分を負の電荷を含む熱酸化膜で保護する。 - 特許庁

To provide a method of manufacturing a simple and highly practical SiC semiconductor device, which can form a high-quality MOS interface, without using a toxic gas and a special apparatus and accompanying safety and environmental problems.例文帳に追加

毒性のあるガスの使用や特殊な装置を必要とせず、安全・環境上の問題を伴わずに、高品位のＭＯＳ界面を形成できる、簡潔で実用性の高いＳｉＣ半導体素子の方法を提供する。 - 特許庁

To prevent punch through of boron while ensuring a substrate interface excellently, and prevent current deterioration or Vth variation when hot carriers are generated, regarding an insulated gate semiconductor device and its manufacturing method.例文帳に追加

絶縁ゲート型半導体装置及びその製造方法に関し、基板界面を良好に確保しつつボロンの突き抜けを防止するとともに、ホットキャリアが発生した場合にも電流劣化或いはＶ_th変動を防止する。 - 特許庁

A source electrode 151 is buried in a semiconductor substrate in which a two-dimensional electron gas layer 137 at a hetero interface 135 is formed, down to a depth in which a contact part 171 with the two-dimensional electron gas layer 137 is formed.例文帳に追加

ヘテロ界面１３５において２次元電子ガス層１３７を生じている半導体基体に、ソース電極１５１を、２次元電子ガス層１３７との接触部１７１が生じる深さまで埋め込む。 - 特許庁

To provide a method for manufacturing a semiconductor device that can sufficiently reduce an interface state without exerting adverse influence of deterioration, deformation, etc., on a metal wire containing aluminum even when an electrode size is large.例文帳に追加

電極サイズが大きい場合でも、アルミニウムを含むメタル配線に変質、変形等の悪影響を与えることなく、界面準位を十分に低減できるようにした半導体導体装置の製造方法を提供する。 - 特許庁

To manage the characteristics of a semiconductor substrate in the fabrication process using a fabrication apparatus clustered in an environment isolated from the atmosphere and the thickness of a film formed thereon on the interface, in the film and on the surface.例文帳に追加

大気と絶縁された雰囲気でクラスタリングされた製造装置を用いた製造工程中における半導体基板と、その上に形成された膜の界面、膜中、表面及び膜厚の特性管理に関する。 - 特許庁

To provide a semiconductor device which is improved in resistance to breaking of a wire resulting from peeling caused on an interface between a wiring pattern of a wiring substrate and a sealing pattern due to thermal stress generated in soldering packaging.例文帳に追加

はんだ付け実装での熱ストレスにより、配線基板の配線パターンと封止樹脂との界面で剥離が発生し、ワイヤーが切断することに対する耐性を向上せしめた半導体装置を提供する。 - 特許庁

To suppress a formation of a silicon oxide in an interface between a titanium oxide and a silicon substrate and to suppress an increase in a leakage current in a semiconductor device having MOS transistors each having a titanium oxide gate insulating film.例文帳に追加

酸化チタンゲート絶縁膜を有するMOSトランジスタが形成された半導体装置において、酸化チタンとシリコン基板との界面における酸化シリコンの形成を抑制し、かつリーク電流の増加を抑制する。 - 特許庁

Switching circuits 4A and 18A disposed in a semiconductor memory chip switch the interface function of a predetermined second external connection electrode according to the state of a potential applied to a first external connection electrode by a bonding option.例文帳に追加

半導体メモリチップが備える切り換え回路（４Ａ，１８Ａ）は、ボンディングオプションにより第１の外部接続電極に印加される電位状態に応じて所定の第２の外部接続電極のインタフェース機能を切り換える。 - 特許庁

To prevent a depleted layer at a part of gate electrode near the interface with a gate insulating film and to form a T-type gate electrode with precision, related to an insulated gate semiconductor device and its manufacturing method.例文帳に追加

絶縁ゲート型半導体装置及びその製造方法に関し、ゲート電極のゲート絶縁膜との界面近傍での空乏層の発生を防止するとともに、精度良くＴ型ゲート電極を形成する。 - 特許庁

To provide a method for manufacturing a semiconductor device which completely prevents peel-off of a structure such as an alignment mark or a step monitor mark after dicing, and also prevents exposure of an interface of an interlayer insulating film after the dicing.例文帳に追加

ダイシング後のアライメントマークや工程モニターマーク等の構造物の剥がれを皆無にでき、さらにはダイシング後に層間絶縁膜の界面を露出させることがない半導体装置の製造方法を提供すること。 - 特許庁

In the diaphragm of two-layer structure, a channel (face-like collector of negative polarized pole) composed of a highly concentrated two-dimensional electronic gas is formed on a hetrojunction interface by a piezoelectricity peculiar to a nitride semiconductor.例文帳に追加

この２層構造のダイアフラムには、窒化物半導体に特有の強い圧電性によって高濃度の２次元電子ガスからなるチャネル（負の分極電荷の面状の集合体）がヘテロ接合界面上に形成される。 - 特許庁

To reduce variation in the in-plane distribution of an organic matter on the bonding interface in the method of manufacturing a bonding semiconductor-on-insulator (SOI) wafer where a gettering site is formed by making a wafer to be bonded adsorb the organic matter.例文帳に追加

貼り合わせ前のウェーハに有機物を吸着させてゲッタリングサイトを形成する貼り合わせＳＯＩウェーハの製造方法において、貼り合わせ界面における有機物の面内分布にばらつきを低減する。 - 特許庁

To reduce power consumption of an interface control semiconductor integrated circuit having a plurality of protocol processing circuits which process protocols of an AV (audio visual) system and a PC (personal computer) system, etc. regarding data transfer based on IEEE 1394 standard.例文帳に追加

ＩＥＥＥ１３９４規格に準拠したデータ転送に係る、ＡＶ系やＰＣ系などのプロトコルを処理するプロトコル処理回路を複数有するインタフェース制御半導体集積回路の消費電力を低減する。 - 特許庁

Alternatively, a pn junction interface of the first impurity adding part 1a of the movable element of the electron supply source and the semiconductor substrate part 1a of the movable element is formed as a high concentration pn junction, and a potential barrier is enhanced.例文帳に追加

あるいは、電子の供給源である可動体の第１の不純物添加部１ｂと可動体の半導体基板部１ａとのｐｎ接合界面を高濃度のｐｎ接合とし電位障壁を高くする。 - 特許庁

A plurality of external terminals (output terminals) of a semiconductor substrate in which a plurality of transistors having gate oxide film thickness of different two kinds or more are formed are connected to an internal circuit through an interface circuit.例文帳に追加

異なる２種類以上のゲート酸化膜厚を有する複数のトランジスタが形成された半導体基板の複数の外部端子（出力端子）は、インターフェース回路を介して内部回路に接続されている。 - 特許庁

To provide a measurement method and measurement system for measuring crystallization interface of a semiconductor single crystal in an initial stage of a cone part forming process for enlarging the crystal diameter from a seed necking process of an FZ (Floating Zone) method, and to provide a control method and a control system.例文帳に追加

ＦＺ法の種絞り工程から結晶径を拡大するコーン部形成工程初期における半導体単結晶の晶出界面の測量方法、測量システム、制御方法、制御システムを提供する。 - 特許庁

The semiconductor device adopts a multiplexer (13) which select the memory controller or the built-in self-test circuit in a switchable manner as a circuit for connecting to the memory interface conforming to the control information input from the outside through the TAP controller.例文帳に追加

ＴＡＰコントローラを介して外部から入力する制御情報に従ってメモリインタフェースに接続する回路としてメモリコントローラ又ビルトインセルフテスト回路を切り替え可能に選択するマルチプレクサ（１３）を採用する。 - 特許庁

To provide a manufacturing method of a surface emitting semiconductor laser element capable of fully removing impurities on a re-growth interface, in a hybrid method which uses both an MOCVD device and an MBE device.例文帳に追加

ＭＯＣＶＤ装置とＭＢＥ装置をともに用いるハイブリッド法において、再成長界面の不純物を十分に取り除くことができる面発光半導体レーザ素子の製造方法を提供すること。 - 特許庁

A reading side data width converter 4 converts the three 16-bit data output from the semiconductor memory 5 via the memory control part 6 into 12-bit pixel data for four pixels, which is then supplied to an interface 7.例文帳に追加

読み出し側データ幅変換器４は、半導体メモリ５からメモリ制御部６を介して出力される３つの１６ｂｉｔデータを４画素分の１２ｂｉｔ画素データに変換してインターフェース７に供給する。 - 特許庁

A multilayer printed circuit board includes a signal ground pattern, a frame ground pattern arranged via a slit portion, and external interface components or the like to be connected to semiconductor elements by signal wirings crossing the slit portion.例文帳に追加

多層プリント回路板において、シグナルグラウンドパターンと、スリット部を介して配置されたフレームグラウンドパターンと、スリット部を跨ぐ信号配線によって半導体素子と接続される外部インターフェース部品等を有する。 - 特許庁