「semiconductor interface」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

To provide a non-volatile semiconductor storage device in which interface states of a tunnel insulating layer with a floating gate and a control gate are low, operations are stably performed and a cycle life of writing and erasing is long.例文帳に追加

トンネル絶縁層と、フローティングゲートおよびコントロールゲートとの界面準位がそれぞれ低く、動作特性が安定して行われ、書き込みおよび消去のサイクル寿命が長い不揮発性半導体記憶装置を提供する。 - 特許庁

To increase the quality of an interface between a dielectric region and a semiconductor substrate, obtain a dielectric region impermeable to an impurity atom from a gate region, and obtain a thickness substantially equal to that of a stacked dielectric film.例文帳に追加

誘電体領域と半導体基盤との界面を高品質化し、ゲート領域からの不純物原子に対して不浸透性のある誘電体領域を獲得し、堆積される誘電体膜に実質等しい厚さを得る。 - 特許庁

To provide a method of manufacturing a semiconductor device that allows reduction in charges at an interface between one insulating film and the other insulating film formed on the one insulating film in a simple configuration while suppressing an increase in manufacturing cost.例文帳に追加

本発明は、製造コストの増大を抑制しつつ、簡易な構成で、絶縁膜とさらに上部に形成された絶縁膜との界面の電荷を低減することができる半導体装置の製造方法の提供を目的とする。 - 特許庁

To provide a semiconductor having a thin film capacitor where the worsening of the morphology caused by the oxidation of an electrode/dielectric interface, the deterioration of the capacitor characteristics caused by the electrode material and the deterioration of the characteristics of the electrode material per se are prevented.例文帳に追加

電極／誘電体界面の酸化によるモフォロジーの悪化、電極材料によるキャパシタ特性の低下、電極材料自体の特性低下などを防止した薄膜キャパシタを有する半導体装置が求められている。 - 特許庁

The generation of the partial discharge can be suppressed by installing the outer semiconductor 40 in the vicinity of the outer side of the electric wire, that is the outside of the insulating layer 30 to fill minute gaps on the interface of the insulating layer 30 and a shied layer 50.例文帳に追加

電線の外側付近、つまり絶縁層３０の外側に外部半導電層４０を設けることで、絶縁層３０とシールド層５０との界面における微小なギャップを埋め、部分放電の発生を抑制することができる。 - 特許庁

A work function of the gate electrode 20 on the interface 20A with the gate insulating film 30 becomes large, so a work function difference ϕMS between the gate electrode 20 and an oxide semiconductor film 40 increases, so that the threshold voltage Vth becomes high.例文帳に追加

ゲート電極２０のゲート絶縁膜３０との界面２０Ａにおける仕事関数が大きくなるので、ゲート電極２０と酸化物半導体膜４０との仕事関数差φＭＳが大きくなり、閾値電圧Ｖｔｈが大きくなる。 - 特許庁

The silicification at the interface of the first titan silicide film 18a1 is suppressed by making the first titan silicide film 18a1 in contact with a plug 19 or impurity semiconductor regions 14 and 15 contain nitrogen of 20 atom% or over.例文帳に追加

プラグ１９または不純物半導体領域１４，１５と接する第１チタンシリサイド膜１８ａ_1 に２０原子％以上の窒素を含有させることにより、第１チタンシリサイド膜１８ａ_1 界面でのシリサイド化反応を抑える。 - 特許庁

To provide such a tacky adhesive composition that, in a package mounted with thin semiconductor chips, neither adhesive interface debonding nor package cracking occurs even if exposed to severe reflow conditions, thus high package reliability can be accomplished.例文帳に追加

薄い半導体チップを実装したパッケージにおいて、厳しいリフロー条件に曝された場合であっても、接着界面の剥離やパッケージクラックの発生がない、高いパッケージ信頼性を達成できる粘接着剤組成物を提供すること。 - 特許庁

To provide a high-quality active layer and interface of the active layer by making highly controllable crystal growth possible, and by suppressing liberation of In as much as possible in the manufacturing process of a compound semiconductor light emitting element.例文帳に追加

化合物半導体発光素子の製造工程においてＩｎの遊離を極力抑え、制御性に優れた結晶成長を可能とし、良質の活性層および活性層の界面を提供することを目的とする。 - 特許庁

Hydrogen or halogen is contained on an interface between the Ge substrate 10 and the protection film 30, alternatively a semiconductor layer which is higher in the impurity concentration than the Ge substrate 10 is provided between the Ge substrate 10 and the protection film 30.例文帳に追加

そして、Ｇｅ基板１０と保護膜３０との界面に水素又はハロゲンが含有され、または、Ｇｅ基板１０と保護膜３０との間にＧｅ基板１０よりも不純物濃度が高い半導体層が設けられる。 - 特許庁

To provide a millimeter wave module requiring a waveguide interface and mounted with a compound semiconductor bare chip with the intention of reducing drastically a transmission loss, by eliminating a feed through part and making the module small by simplifying its structure.例文帳に追加

導波管インターフェースを必要とする化合物半導体ベアチップ実装型ミリ波帯モジュールにおいて、チップパッケージにおけるフィードスルー部を不要として、伝送損失を大幅に改善するとともに、構成を簡素化して小型化を図る。 - 特許庁

To suppress deterioration in power occurring at an electron trap caused by existence of an oxide layer containing P (phosphorus) formed on the interface of the surface of a recess and a gate electrode in a high output power FET of a compound semiconductor.例文帳に追加

化合物半導体の高出力パワーＦＥＴにおいて、リセス表面とゲート電極の界面に形成されるＰ（リン）を含んだ酸化物層が存在することにより生じる電子トラップで起こるパワー劣化を小さくする。 - 特許庁

To improve the performance of a photoelectric conversion element including a photoconductive conversion unit by improving the interface characteristic between an i-type layer (photoelectric conversion layer) formed with a catalyst CVD method and one conductivity type semiconductor layer.例文帳に追加

触媒ＣＶＤ法で形成したｉ型層（光電変換層）および一導電型半導体層間の界面特性を向上させ、ひいてはこれらの光電変換ユニットを含む光電変換素子の性能改善を目的とする。 - 特許庁

Missing oxygen generated at the interface between the zinc oxide system oxide semiconductor and the gate insulating film is completed with a surface process using sulfur and celenium as the oxygen group elements rarely generating change in physical property values and compound of these elements.例文帳に追加

酸化亜鉛系酸化物半導体とゲート絶縁膜の界面に発生する酸素欠陥を物性値変化のほとんど起こらない酸素族元素である硫黄やセレンおよびこれらの化合物を用いた表面処理により終端する。 - 特許庁

A capacitor having a ferroelectric film (capacitor film) 302 that is formed above a semiconductor substrate and is sandwiched between an upper electrode 303 and a lower electrode 301, wherein a conductive oxide film 303a, which is crystallized at deposition, is provided on an interface between the upper electrode 303 and the ferroelectric film 302, thus evading the formation of an interface layer with coarsened crystal grains in the interface between the upper electrode 303 and the ferroelectric film 302.例文帳に追加

半導体基板の上方に形成され、上部電極３０３と下部電極３０１との間に強誘電体膜（キャパシタ膜）３０２が挟持されてなるキャパシタにおいて、上部電極３０３の強誘電体膜３０２との界面に、成膜の時点で結晶化されている導電性酸化物膜３０３ａを設けるようにして、上部電極３０３と強誘電体膜３０２との界面に、結晶粒が粗大化した界面層が形成されてしまうのを回避する。 - 特許庁

The photoelectric conversion device includes a semiconductor layer and a dielectric film set to contact the surface of the semiconductor layer, wherein the dielectric film has an impurity as a positive or negative fixed charge near the interface between the dielectric film and the semiconductor layer and has transparent conductive film on its surface, and carriers move the dielectric film by a tunnel effect and are extracted from the transparent film to the outside.例文帳に追加

半導体層と、半導体層の表面に接するように設置された誘電体膜とを含み、誘電体膜は、半導体層との界面近傍に、正または負の固定電荷となる不純物を有し、誘電体膜の表面上に透明導電膜を有しており、キャリアがトンネル効果によって誘電体膜を移動して透明導電膜から外部に取り出される光電変換装置である。 - 特許庁

To provide a method by which a surface oxide film formed on a semiconductor layer made of InGaAs or InGaAsP is effectively removed to form a clean flat surface and at the same time to form a semiconductor layer for relieving lattice distortion to relieve accumulated distortion at a growing interface and then a III-V group compound semiconductor layer having less defects and good crystallinity is regrown.例文帳に追加

ＩｎＧａＡｓもしくはＩｎＧａＡｓＰよりなる半導体層上に形成されている表面酸化膜を効果的に除去し、清浄で平坦な表面を形成すると同時に、格子歪みを緩和する半導体層を形成させて、成長界面に歪みの蓄積がなく、再成長膜に欠陥の発生の少ない結晶性の良好なIII−Ｖ族化合物半導体膜を再成長する方法を提供する。 - 特許庁

The method for producing a semiconductor single crystal using a Czochralski (Cz) method for growing a semiconductor single crystal through a solid-liquid interface by dipping a seed into a semiconductor melt housed in a quartz crucible, and pulling the seed while rotating the quartz crucible and applying a strong horizontal magnetic field, wherein the seed is pulled while the quartz crucible is rotated with a rate of from 0.6 to 1.5 rpm.例文帳に追加

石英るつぼに収容された半導体メルト（ｍｅｌｔ）にシード（ｓｅｅｄ）を浸した後、前記石英るつぼを回転させるとともに水平強磁場を印加しながら引き上げ、固液界面を通じて半導体単結晶を成長させるチョクラルスキー（Ｃｚ）法を用いた半導体単結晶の製造方法であって、前記石英るつぼを０.６〜１.５ｒｐｍの速度で回転させながら引き上げる。 - 特許庁

A function model 2100 which performs a plurality of different functions mounted on a semiconductor integrated circuit is separated into a function core part 2101 and an interface 2102 for information transmission/reception, and the interface 2102 transmits and receives information to and from a communication path model 2001 and an information transmission/reception object function model 2500 in conformity with TCP/IP being standard on the Internet.例文帳に追加

半導体集積回路に実装される異なる複数の機能を表現する機能モデル２１００を機能コア部２１０１と情報の送受を行うためのインターフェース部２１０２に分離し、インターフェース部２１０２はインターネットで標準的なＴＣＰ／ＩＰに従って通信経路モデル２００１及び情報送受の対象機能モデル２５００と情報送受を行う。 - 特許庁

In the Schottky diodes, the semiconductor area forming a Schottky interface is formed in the same process in which an N well area forming the channel region of a PMOS transistor or a P well area forming the channel region of an NMOS transistor is formed, and the metal area forming the Schottky interface is formed in the same process in which a silicide area forming the contact area of a MOS transistor is formed.例文帳に追加

ショットキーダイオードは、ショットキー界面を構成する半導体領域が、ＰＭＯＳトランジスタのチャネル領域を構成するＮウェル領域、または、ＮＭＯＳトランジスタのチャネル領域を構成するＰウェル領域と同一の過程で形成し、ショットキー界面を構成する金属領域はＭＯＳトランジスタのコンタクト領域を構成するシリサイド領域と同一の過程で形成する。 - 特許庁

To provide a manufacturing method of photoelectric transducer which keeps high conductivity by preventing a film quality deterioration of p-layer by a drawing out effect of hydrogen from a semiconductor layer of dopant while keeping excellent interface property, and suppresses the amount of optical absorption, furthermore has the excellent interface property with respect to both oxide system transparent conductive film and photoelectric transducing layer.例文帳に追加

良好な界面特性を確保しながら不純物の半導体層からの水素の引き抜き効果によるｐ層の膜質低下を防止して高導電率を確保し、かつ光吸収量を抑制し、しかも酸化物系透明導電膜や光電変換層の双方に対して良好な界面特性をもつ光電変換素子を製造する方法を提供することを目的とする。 - 特許庁

In the semiconductor device having a non-volatile memory 11 and an interface 12 transmitting data to/from the non-volatile memory, the interface has a security logic portion 20 for controlling a security level of data written in the non-volatile memory according to a plurality of security codes which have been previously set and a lock code written in a specific area LCA of the non-volatile memory.例文帳に追加

不揮発性メモリ１１と、該不揮発性メモリに対するデータの受け渡しを行うインターフェイス１２と、を有する半導体装置であって、前記インターフェイスは、予め設定された複数のセキュリティーコードおよび前記不揮発性メモリの特定エリアＬＣＡに書き込まれたロックコードに従って、前記不揮発性メモリに書き込まれたデータのセキュリティーレベルを制御するセキュリティー論理部２０を有する。 - 特許庁

An oxidized interface 110 in a semiconductor device having a first layer 104 and a second layer 108 is reduced by introducing a hydrogen- containing plasma to the first layer 108 having the oxidized interface 110, and the material used for forming the second layer 108 is deposited on the first layer 104 in an oxidation preventing environment by also introducing the hydrogen-containing plasma to the material.例文帳に追加

半導体デバイスの第１の層１０４と第２の層１０８との間の部分的に酸化されたインタフェース１１０を持つ第１の層１０４に水素含有プラズマを作用させて、酸化されたインタフェース１１０を減少させ、第２の層１０８形成材料にも水素含有プラズマを作用させて、酸化防止の環境下で第１の層１０４上に堆積させる。 - 特許庁

To provide a process for fabricating a photoelectric conversion element exhibiting good interface characteristics to both an oxide based transparent conductive film and a photoelectric conversion layer in which a high conductivity is ensured while suppressing the quantity of light absorption by preventing the film quality of a p-layer from deteriorating due to the discomposition effect of hydrogen from a semiconductor layer of impurities while securing good interface characteristics.例文帳に追加

良好な界面特性を確保しながら不純物の半導体層からの水素の引き抜き効果によるｐ層の膜質低下を防止して高導電率を確保し、かつ光吸収量を抑制し、しかも酸化物系透明導電膜や光電変換層の双方に対して良好な界面特性をもつ光電変換素子を製造する方法を提供することを目的とする。 - 特許庁

By this setup, a space region 12c is formed at the top of the copper wiring, an interface, which is a conventional EM generating area, is hardly formed between the copper wiring and an insulating barrier film 13, so that the semiconductor device can be markedly improved in EM resistant-properties.例文帳に追加

このようにすると、銅配線の最上部に空間領域１２ｃを形成し、従来のＥＭ発生箇所であった銅配線と絶縁性のバリア膜１３界面を形成しないため、ＥＭ耐性を大幅に向上させることができる。 - 特許庁

A high dielectric insulating film is used as a gate insulating film of an n-channel type MOS transistor, and by directly forming this high dielectric insulating film on a semiconductor substrate not through an interface layer, a tensile distortion is given to a channel region.例文帳に追加

ｎチャネル型ＭＯＳトランジスタのゲート絶縁膜として、高誘電率絶縁膜を使用し、この高誘電率絶縁膜を半導体基板上に界面層を介さず直接形成することにより、チャネル領域に引張り歪を与える。 - 特許庁

A semiconductor device with an interface between lattice mismatching crystals is manufactured in an edge grown heteroepitaxy from a crystal having a small area to reduce distortion of the crystal due to a mismatching of the crystal, and a crystal reduced in defect of the dislocation in the crystal is realized.例文帳に追加

格子不整合結晶の界面を含む半導体デバイスが、小さな表面積を有する結晶からのエッジ成長ヘテロエピタキシによって製造されて、結晶不整合によるひずみを低減し、転位欠陥が低減された結晶を実現する。 - 特許庁

Since the band gap of the intermediate layer can be changed by changing the compositional ratio, the hetero-barrier of the interface between the first and second clad layers and the intermediate layer can be shortened in comparison with the case of using the GaAs semiconductor for the intermediate layer.例文帳に追加

中間層は組成比を変化させることによってバンドギャップを変化できるので、中間層にＧａＡｓ半導体を使用する場合に比べて、第１のおよび第２のクラッド層と中間層との界面のヘテロ障壁が縮小される。 - 特許庁

In the amorphous layer, a composition is made gradient by the second type doping, so that the layer is formed as intrinsic composition substantially in the interface with the elongated semiconductor nanostructures, and that the layer may become conductive composition substantially at an opposite side of the amorphous layer.例文帳に追加

該非晶質層は、細長い半導体ナノ構造との界面においては実質的に真性組成とし、非晶質層の反対側においては実質的に導電性組成となるよう、第２のタイプのドーピングにより組成を傾斜させる。 - 特許庁

To prevent that the solid-liquid interface becomes a recessed face to the surface of a melt and polycrystallization caused by the volatilization of As from a crystal surface when the crystal diameter is changed in a method for manufacturing a compound semiconductor single crystal by an LEC method.例文帳に追加

ＬＥＣ法による化合物半導体単結晶の製造方法において、結晶直径を変更した場合の、固液界面の融液面に対する凹面化を防ぎ、且つ結晶表面からのＡｓが揮発することによる多結晶化を防ぐ。 - 特許庁

To provide a method for manufacturing a semiconductor device in which no void is formed on a bonding interface in a step for compression- bonding a reinforcing member and unacceptable flatness or mounting caused by a void can be prevented.例文帳に追加

補強部材を接合する圧着工程において接合界面にボイドが形成されることがなく、ボイドに起因する平坦度の不良や実装不具合を防止することができる半導体装置の製造方法を提供することを目的とする。 - 特許庁

Furthermore, since heat generated by laser irradiation is transmitted to the sticking interface of the semiconductor substrate 200 and a supporting substrate 500, second heat treatment for enhancing sticking strength is eliminated resulting in enhancement of production efficiency.例文帳に追加

また、レーザ照射により発生した熱が半導体基板２００と支持基板５００との貼り合わせ界面に伝達されるので、貼り合わせ強度を向上させるための第２の熱処理が不要となり、製造効率を向上させることができる。 - 特許庁

To form an adhesion improved layer made of oxide at the interface between a Cu wire and a cap layer in a multilayer wiring structure of a semiconductor device, and to improve reliability of the Cu wire to migration without increasing resistance of the Cu wire.例文帳に追加

半導体装置の多層配線構造において、Ｃｕ配線とキャップ層との界面に酸化物からなる密着改善層を形成し、Ｃｕ配線の抵抗を上昇させることなく、Ｃｕ配線のマイグレーションに対する信頼性を向上させる。 - 特許庁

A CPU 21 outputs the reference signal for deciding the output level of a semiconductor laser diode 13 through an I/O interface 22 and a D/A converter 23, and an amplifier 24 amplifies the signal so as to output the reference voltage of the laser output.例文帳に追加

ＣＰＵ２１が半導体レーザダイオード１３の出力レベルを決定する基準信号をＩ／Ｏインタフェース２２とＤ／Ａ変換器２３を介して出力し、これを増幅器２４で増幅してレーザ出力の基準電圧を生成する。 - 特許庁

To provide a new method for surface defect detection and its device which can quantitatively measure a defect in atom size generated on the surface and interface of a sample in a manufacturing process for semiconductor devices or the like in real time with high precision.例文帳に追加

半導体デバイスの製造プロセス等において試料の表面および界面に発生する原子サイズの欠陥を実時間で、且つ高精度で定量測定することのできる、新しい表面欠陥検出方法およびその装置を提供する。 - 特許庁

To sufficiently detect a failure of an interface part of a BIST design object circuit with a scan test design object circuit, and automatically generate a test pattern in a semiconductor integrated circuit using both a BIST and a scan test.例文帳に追加

ＢＩＳＴとスキャンテストを併用する半導体集積回路において、ＢＩＳＴ設計対象回路とスキャンテスト設計対象回路とのインタフェース部分の十分な故障検出を可能にし、かつテストパターンの自動生成を可能にする。 - 特許庁

In order to obtain the reflected light or scattering light, interface of an optically active region and the regrowth region of a semiconductor medium is formed as a means for altering the optical path direction of laser light differently from the waveguide direction.例文帳に追加

上記反射光や散乱光や得るために、導波路内に、レーザ光の光路方向を該導波路方向とは異なる方向に変える光路変更手段として、光活性領域と半導体媒質の再成長領域の界面等を形成する。 - 特許庁

To provide a process for manufacturing a semiconductor device in which excess components (mainly Pb) of a ferroelectric film can be removed effectively, while maintaining proper interface state between the ferroelectric film and the upper electrode, and to provide a ferroelectric capacitor structure.例文帳に追加

強誘電体膜と上部電極の界面状態を良好に保つと共に、強誘電体膜の過剰成分（主にＰｂ）を効果的に除去することのできる半導体装置の製造方法及び強誘電体キャパシタ構造を提供する。 - 特許庁

To provide a semiconductor device and its manufacturing method, in which boron leakage from a gate electrode can be inhibited, even when a gate insulating film is thinned, increase in interface rank density and generation of plus charge in the film can be restrained.例文帳に追加

ゲート電極からのボロン漏れを抑制することができ、ゲート絶縁膜を薄膜化した場合でも、界面順位密度の増加及び膜中のプラスチャージの生成を抑制することが可能な半導体装置及びその製造方法を提供。 - 特許庁

To improve electric characteristics and device performance by improving an interface characteristic between a high-K dielectric film and a metal gate in a metal oxide semiconductor field effect transistor (MOSFET).例文帳に追加

金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）において、本発明の目的は、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの間の界面特性を向上させることにより、電気的特性およびデバイス性能を向上させることである。 - 特許庁

To provide a semiconductor integrated circuit having a communication interface and characterized in that power consumption is reducible by eliminating a leak current by actualizing power gating by an easy method without following a special procedure.例文帳に追加

通信インタフェースを有する半導体集積回路において、特別な手順を踏むことなく極めて簡素な方法でパワーゲーティングを実現することによりリーク電流を排除し、消費電力を低減することができる半導体集積回路を提供する。 - 特許庁

A carbon density, an oxygen density, and a silicon density in an interface 17 between the semiconductor single crystal wafer 13 and the homoepitaxial film 15 are respectively less than 4×10^18/cm^3, less than 1×10^18/cm^3, and less than 4×10^18/cm^3.例文帳に追加

半導体単結晶ウエハ１３とホモエピタキシャル膜１５との界面１７における炭素濃度、酸素濃度、シリコン濃度は４×１０^１８個／ｃｍ^３未満、１×１０^１８個／ｃｍ^３未満、４×１０^１８個／ｃｍ^３未満である。 - 特許庁

A shaft part of the screw 7 is covered with a heat-shrinkable tube 9 along a reference position P of the screw intersected with an interface surface between the semiconductor device 1 and the member 2 along the shaft part of the screw 7 to a head part thereof and to a direction opposed thereto.例文帳に追加

ねじ７の軸部が半導体装置１と絶縁部材２の境界面と交差する基準位置Ｐから、ねじ７の軸部に沿ってねじ７の頭部への方向及び該方向と対向する方向へ熱収縮チューブ９が被覆されている。 - 特許庁

To provide a semiconductor integrated circuit device which has, e.g. a multi-channel serial interface circuit having stable characteristics mounted therein in a simple and reliable manner, and a method for designing the device.例文帳に追加

従来のＡＳＩＣ方式半導体集積回路装置にシリアルデータインターフェイス回路を搭載する場合には品種毎にクロックツリー構成を注意深く設計する必要があり、設計工期の長期化を招いたり、設計品質の均一化を計るのも難しい。 - 特許庁

To provide a diamond semiconductor device with a concentration of an electric field at a channel part and a gate insulating layer reduced, having a uniform insulating layer, preventing a dielectric breakdown, and reducing a defect in the vicinity of an interface between the channel part and the insulating layer, and to provide its manufacturing method.例文帳に追加

チャネル部及びゲート絶縁層における電界集中が緩和され、絶縁層が均一で、絶縁破壊を防ぎ、チャネル部及び絶縁層の界面近傍の欠陥を低減したダイヤモンド半導体素子及びその製造方法を提供する。 - 特許庁