| 例文 |
storage arrayの部分一致の例文一覧と使い方
該当件数 : 745件
By this arrangement, the disk array device 1 acquires the backup to the backup devices, while sequentially reading the areas of the disks of the update data storage disk devices 131 to 13k without distributing the storage areas of the snapshots.例文帳に追加
これにより、ディスクアレイ装置1は、スナップショットの記憶領域を分散させずに、更新データ格納ディスク装置131〜13kのディスクの領域をシーケンシャルに読み出しながらバックアップ装置に対してバックアップを取得するようにすることができる。 - 特許庁
A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.例文帳に追加
データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに2^k個(kは自然数)の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも1つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁
The active device array substrate 200 has a plurality of pixel units 210 which includes multiple sub-pixel units Px, each of which has the storage capacitor Cs and the capacitance of the storage capacitor Cs, of at least one sub-pixel unit Px in the same pixel unit 210, is different from those of the storage capacitors of the other sub-pixel units.例文帳に追加
アクティブデバイスアレイ基板200は、蓄積容量Csをそれぞれ有する複数のサブ画素ユニットPxをそれぞれ含む複数の画素ユニット210を有し、同一の画素ユニット210の中にある少なくとも1つのサブ画素ユニットPxとその他のサブ画素ユニットPxとは蓄積容量Csの容量値が異なる。 - 特許庁
When a cache miss is caused in the cache memory, a disk array management table 107 is referred to and a port to which the secondary storage device corresponding to a logical volume in the packet is connected is specified to access the secondary storage device, and data sent from the secondary storage device are stored in the cache memory, and the data are transferred to the host computers through the switch.例文帳に追加
キャッシュメモリでキャッシュミスが生じたときは、ディスクアレイ管理テーブル107を参照してパケット内の論理ボリュームに対応する2次記憶装置が接続されているポートを特定して2次記憶装置をアクセスし、2次記憶装置から送られてくるデータをキャッシュメモリに格納し、データをスイッチを介してホストコンピュータに転送する。 - 特許庁
The optical fiber array 10 is provided with the substrate 30 on which the storage grooves 34 for storing an optical fiber 24 are formed, a cover plate 12 which covers the optical fiber 24 stored in the storage grooves 34 and an adhesive layer 16 which joins the substrate 30 on which the optical fiber 24 in the storage grooves 34 and the cover plate 12.例文帳に追加
光ファイバアレイ10は、光ファイバ24を収容する収容溝34が形成されている基板30と、収容溝34に収容された光ファイバ24を覆う蓋板12と、光ファイバ24を収容溝34に収容した基板30と蓋板12とを接合する接着層16とを備えている。 - 特許庁
The optical fiber array 10 is provided with a substrate 30 on which storage grooves 34 for storing an optical fiber 24 are formed, a cover plate 12 which covers the optical fiber 24 stored in the storage grooves 34 and an adhesive layer 16 which joins the substrate 30 on which the optical fiber 24 is stored in the storage grooves 34 and the cover plate 12.例文帳に追加
光ファイバアレイ10は、光ファイバ24を収容する収容溝34が形成されている基板30と、収容溝34に収容された光ファイバ24を覆う蓋板12と、光ファイバ24を収容溝34に収容した基板30と蓋板12とを接合する接着層16とを備えている。 - 特許庁
This inkjet recording apparatus is equipped with: an inkjet head which is provided with the nozzles 8 for ejecting the ink; a waveform storage part 116 for storing a plurality of waveform patterns; and each array table storage part 130 for storing a corresponding table corresponding to any one of the mutually different waveform patterns stored in the storage part 116, in terms of each gradation value.例文帳に追加
インクを吐出するノズル8が複数設けられたインクジェットヘッドと、複数の波形パターンを記憶する波形記憶部116と、階調値のそれぞれに対して波形記憶部116に記憶された互いに異なる波形パターンのいずれかを対応させた対応テーブルを記憶する各列テーブル記憶部130とを備えている。 - 特許庁
The optical fiber array 10 is provided with a substrate 30 on which storage grooves 34 which stores an optical fiber 24 are formed, a cover plate 12 which covers the optical fiber 24 stored in the storage grooves 34 and an adhesive layer which joins the substrate 30 on which the optical fiber 24 is stored in the storage grooves 34 and the cover plate 12.例文帳に追加
光ファイバアレイ10は、光ファイバ24を収容する収容溝34が形成されている基板30と、収容溝34に収容された光ファイバ24を覆う蓋板12と、光ファイバ24を収容溝34に収容した基板30と蓋板12とを接合する接着層とを備えている。 - 特許庁
In one embodiment of this invention, the nonvolatile semiconductor storage device includes a plurality of memory blocks connecting a plurality of memory cells thereto, and is equipped with the memory cell array for storing the test data in a predetermined memory block and an operation testing section for executing the operation test of the memory cell array by using the test data.例文帳に追加
本発明の一実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルを接続したメモリブロックを複数含み、所定のメモリブロック内にテストデータを記憶するメモリセルアレイと、前記テストデータを用いて前記メモリセルアレイの動作テストを実行する動作テスト部と、を備える。 - 特許庁
METHOD AND SYSTEM FOR PREPARING ORNAMENTAL MATERIAL ARRAY PATTERN DIAGRAM, COMPUETR-READABLE STORAGE MEDIUM WITH PROGRAM FOR MAKING COMPUTER PERFORM ORNAMENTAL MATERIAL ARRAY PATTERN DIAGRAM PREPARING PROCESSING STORED THERE ON AND METHOD OF ARRAYING ORNAMENTAL MATERIAL USING ORNAMENTAL MATERIAL PATTERN DIAGRAM例文帳に追加
装飾材配列パターン図の作製方法、装飾材配列パターン図の作製システム、装飾材配列パターン図の作製処理をコンピュータに実行させるためのプログラムを記憶したコンピュータ読み取り可能な記憶媒体および装飾材配列パターン図を使用した装飾材配列方法 - 特許庁
Filter coefficient array selection parts 5a and 5b select one of the four filter coefficient arrays stored in the filter coefficient array storage part 6, according to the 1st and 2nd bits of the decimal part of a readout address generated by readout address generation parts 4a and 4b.例文帳に追加
フィルタ係数列選択部5a,5bは、読み出しアドレス発生部4a,4bが発生した読み出しアドレスの小数部第1および第2ビットに基づいて、フィルタ係数列格納部6に格納されている4個のフィルタ係数列のうちいずれかのフィルタ係数列を選択する。 - 特許庁
The parallel bit test method includes a step in which the test data are stored in the test data storage section, a step in which the test data and the inverted data of the test data are written in the memory cell array and a step in which decision is made to determine whether the data read from the memory cell array are the same as the test data and their inverted data or not.例文帳に追加
並列ビットテスト方法は、テストデータ貯蔵部にテストデータを貯蔵する段階、メモリセルアレイにテストデータやその反転されたデータをライトする段階、メモリセルアレイから読取りしたリードデータが前記テストデータやその反転されたデータと同じであるかを判断する段階を含む。 - 特許庁
The page mode write-in means is provided with one latch per one column of a non-volatile memory array, and a control logic circuit outputting a row selecting signal in accordance with contents of the temporary storage device at a stage at which a column of the non-volatile memory array is written, in order to storing page selection information elements.例文帳に追加
ページモード書込み手段は、ページ選択情報要素を記憶するために不揮発性メモリアレイ1列当たり1つのラッチ及び不揮発性メモリアレイの列を書込む段階で一時記憶装置の内容に応じて行選択信号を出力する制御論理回路を備える。 - 特許庁
The information server system incorporates a high speed, microcomputer based server running industry standard operating system software enhanced to include functionality directed to operation of a new disk array controller, which controls the physically independent or integral disk storage device array, and communications interface.例文帳に追加
情報サーバシステムは、物理的に独立した又は一体的なディスク記憶装置アレー及び通信インターフェイスを制御する新たなディスクアレーコントローラの動作に向けられた機能を含むように改善された工業規格のオペレーティングシステムソフトウェアを実行する高速、マイクロコンピュータベースのサーバを備えている。 - 特許庁
The IR camera comprises optical receiving means for focusing infra-red radiation received from the object onto a focal plane array, processing means for receiving and processing the data from the focal plane array to form a thermal video, presentation means for presenting the thermal video and storage means for storing the thermal video.例文帳に追加
IRカメラは、対象から受信した赤外線を焦点面アレイに集束する光学受信手段と、焦点面アレイからのデータを受信しかつ処理して熱映像を形成する処理手段と、その熱映像を提示する提示手段と、その熱映像を記憶する記憶手段とを有する。 - 特許庁
The filter circuit is also provided with an arithmetic circuit 6 that applies an arithmetic operation to the current signal ID received in parallel from the storage array sections SH1-SHn on the basis of prescribed coefficient data and provides an output of an arithmetic result IDS.例文帳に追加
記憶列部SH1〜SHnから並列に入力された電流信号IDを所定の係数データに基づき演算を行って演算結果IDSを出力する演算回路6がある。 - 特許庁
A data storage device (8) including the resistive cross point array (10) of memory cells (12), a plurality of word lines (14), a plurality of bit lines (16), and a sense amplifier (24) which utilizes an injection charge amplifier (30) is disclosed.例文帳に追加
メモリセル(12)の抵抗性クロスポイントアレイ(10)と、複数のワード線(14)と、複数のビット線(16)と、注入電荷増幅器(30)を利用するセンス増幅器(24)とを含むデータ記憶装置(8)が開示される。 - 特許庁
A semiconductor storage device comprises a plurality of first wires disposed in parallel with each other, a plurality of second wires disposed in such a manner as to cross the first wires and a memory cell array including memory cells.例文帳に追加
半導体記憶装置は、平行に配置された複数の第1配線と、第1配線と交差するように配置された複数の第2配線と、メモリセルを含むメモリセルアレイとを備える。 - 特許庁
A calibration signal read out from a calibration signal storage unit 16 is inputted to a multiplier 6 and an adaptive control unit 12 via an array wireless receiving unit 2 and a timing detection unit 4.例文帳に追加
校正信号記憶部16から読み出された校正信号は、アレー無線受信部2及びタイミング検出部4を介して乗算器6とアダプティブ制御部12へ入力される。 - 特許庁
To provide a semiconductor storage device capable of suppressing the influence of the leak current of a memory cell in a memory cell array, and improving the reliability of read data and the stability of the operation.例文帳に追加
メモリセルアレイにおけるメモリセルのリーク電流による影響を抑制でき、読み出しデータの信頼性及び動作の安定性を向上できる半導体記憶装置を提供する。 - 特許庁
To provide an EEprom array, having large storage capacity and service life and moreover technology for increasing the number of times of programmings and erasures which the EEprom can withstand.例文帳に追加
大きな蓄積容量と寿命をもつEEpromアレイを提供し、併せて、EEpromが耐えることができるプログラムと消去の回数を増加させる技術を提供する。 - 特許庁
To provide a method of storing a Huffman tree and a method of decoding data in an array in order to reduce storage capacity and improve Huffman encoding efficiency.例文帳に追加
本発明の課題は、記憶容量を節約することができ、ハフマンエンコーディング効率を向上させるハフマン木の記憶方法及びアレイでデータデコーディングする方法を提供することである。 - 特許庁
To provide an operation method of a data storage device including a nonvolatile memory device having a memory cell array and a memory controller having a buffer memory and controlling the nonvolatile memory device.例文帳に追加
メモリセルアレイを有する不揮発性メモリ装置と、バッファメモリを有し、前記不揮発性メモリ装置を制御するメモリ制御器とを含むデータ格納装置の動作方法を提供する。 - 特許庁
In addition, the controller is aware of a failure of each drive in a storage array, function deterioration and an offline status to thereby terminate or modify a shedding operation if necessary.例文帳に追加
加えてコントローラは、ストレージ・アレイ内の各ドライブの障害、機能低下、およびオフライン状況に気付き、それによって必要であれば廃棄操作を終了または修正することができる。 - 特許庁
The memory array is advantageously configured so as to eliminate the need for a pass gate being operatively coupled to a corresponding nonvolatile storage element in the at least one memory cell.例文帳に追加
都合のよいことに、メモリアレイは、少なくとも1つのメモリセルの対応する不揮発性記憶素子に動作できるように結合しているパスゲートを使用しないですむように構成されている。 - 特許庁
To prevent the occurrence of fault in a specific battery array when discharge is requested for a power supply where a plurality of battery arrays consisting of alkali storage batteries are connected in parallel.例文帳に追加
アルカリ蓄電池からなる電池列を複数列並列接続した電源に対して放電が要求された際に、特定の電池列で不具合が生じることを防ぐことを目的とする。 - 特許庁
However, since the card is regarded as a hard disk, it is passively used only as a temporary storage memory, saves an access command from the host end, and waits for the disk array card to have the access command.例文帳に追加
しかし、ハードディスクとして見られるため、受動的に暫時保存メモリとしてのみ利用され、ホストエンドからのアクセス命令を保存し、ディスクアレイカードがこのアクセス命令を得るのを待つ。 - 特許庁
The comparing/determining part 20 comparing the reference values stored in the storage part 18 with the data from the photodiode array 10 and determines the life of a lamp on the basis of the results of comparison.例文帳に追加
ランプ寿命の判定に関しては、比較・判定部20は、記憶部18に記憶されている基準値とフォトダイオードアレイ10からのデータを比較し、その結果に基づいて判定を行なう。 - 特許庁
The semiconductor storage device is formed by splitting a memory array into a plurality of mats 11, and a transistor element 18 is arranged between cell counter electrode plates 17 of each mat split as a switching device.例文帳に追加
半導体記憶装置はメモリアレイが複数のマット11に分割形成されてなり、分割された各マットのセル対極プレート17間にトランジスタ素子18をスイッチ素子として配置する。 - 特許庁
To specify a plurality of rows in the same memory array bank by a single external row address regarding a semiconductor storage suited for speeding up access to a memory cell.例文帳に追加
本発明はメモリセルへのアクセスの高速化に好適な半導体記憶装置に関し、同一のメモリアレイバンク内の複数の行を、単一の外部行アドレスで指定することを目的とする。 - 特許庁
A CPU 510 connected to an external storage device 520 such as an HDD executes a change in the circuit data of the gate array 410 and its control and controls also respective tuners 20, 120, 220.例文帳に追加
HDDなどの外部記憶装置520と接続されているCPU510は、プログラマブルゲートアレイ410の回路データの変更やその制御を行うと共に、チューナーの制御をも行う。 - 特許庁
Multiple card storage parts of the memory card container 8 are arranged in array along a common bottom plate 9 and the stored bodies are stored while partially exposed.例文帳に追加
メモリカード収納具8の複数のカード収納部11は、共通の底板9に沿って列をなすように並べられ、被収納体をその一部を露出させた状態で1つずつ収納する。 - 特許庁
To provide a redundancy calculation method for easily calculating redundancy from the viewpoint of a virtual disk, for a hierarchical redundancy storage system, and to provide a RAID (Redundant Array of Inexpensive Disks) device and a program.例文帳に追加
階層型冗長ストレージシステムについて、仮想ディスクからみた冗長度を容易に算出することできる冗長度算出方法、RAID装置及びプログラムを提供する。 - 特許庁
N-dimensional array data expressing a recognition object in an N-dimensional space (N is an even number equal to or larger than 4) and a target position in the N-dimensional space are stored in a storage means.例文帳に追加
N次元空間(Nは4以上の偶数)における認識対象を表現するN次元配列データとN次元空間における注目位置とを記憶手段に記憶する。 - 特許庁
The semiconductor storage device includes: a subarray 11 having a plurality of memory cells 12, each of which has a pair of memory nodes which are complementary to each other; and a memory cell array having the plurality of subarrays 11.例文帳に追加
半導体記憶装置は、互いに相補な関係にある一対の記憶ノードを有するメモリセル12を複数有するサブアレイ11と、サブアレイ11を複数有するメモリセルアレイを備える。 - 特許庁
The disk array device 1 used by the systems 20, 30 includes disk storage parts e1-e5 having disks, disk controllers dc1-dc6, and a division control management part 10.例文帳に追加
システム20及び30によって利用されるディスクアレイ装置1は、ディスクを有するディスク格納部e1〜e5と、ディスクコントローラdc1〜dc6と、分割制御管理部10とを備えている。 - 特許庁
To provide a semiconductor storage system capable of suppressing the overhead of the system resulting from mismatch between the data management unit of a host device and the data management unit of a memory cell array.例文帳に追加
ホスト装置のデータ管理単位とメモリセルアレイのデータ管理単位との間のミスマッチに起因するシステムのオーバーヘッドを抑制することを可能にした半導体記憶システムを提供する。 - 特許庁
While transmitting data to the control section, the first communication control section reads information about faults of the own disk array system from the plurality of storage devices and transmits it to the management terminal.例文帳に追加
第一の通信制御部は、制御部に対してデータを転送する一方、自ディスクアレイ装置の障害に関する情報を、複数の記憶デバイスから読み出して、管理端末に転送する。 - 特許庁
To provide a thin film transistor array substrate having a repairing method preventing a leakage current caused by unnecessary particles existing between an upper electrode and a lower electrode of a storage capacitor.例文帳に追加
蓄積コンデンサの上部電極と下部電極との間に存在する無用な粒子に起因する漏洩電流を防止する修復方法を有する薄膜トランジスタアレイ基板を提供する。 - 特許庁
The nonvolatile semiconductor storage device includes a semiconductor substrate 100 and a memory cell array which is provided to the semiconductor substrate 100 and has a plurality of series-connected memory cell transistors.例文帳に追加
不揮発性半導体記憶装置は、半導体基板100と、この半導体基板100に設けられ、直列に接続される複数のメモリセルトランジスタを有するメモリセルアレイをそなえている。 - 特許庁
To provide a thin film transistor array substrate having a pixel structure capable of repairing a white defect by an independent wiring system having independent storage capacitor wiring.例文帳に追加
独立的に保持容量用配線を有する独立配線方式でホワイト不良を修理することができる画素構造を有する薄膜トランジスタアレイ基板を提供することにある。 - 特許庁
An address storage circuit is constituted so as to store the column address information of data programmed in a memory cell array, and the column address information includes an initial column address and a final column address.例文帳に追加
アドレス貯蔵回路はメモリセルアレイにプログラムされるデータの列アドレス情報を貯蔵するように構成され、列アドレス情報は初期列アドレス及び最終列アドレスを含む。 - 特許庁
An illumination controlling circuit makes an LED array illuminate a partial pattern 71b only for a period while an image sensor reads the partial pattern 71b in a charge storage period T1.例文帳に追加
照明制御回路は、電荷蓄積期間T1のうち画像センサが部分パターン71bを読み取っている期間のみLEDアレイに当該部分パターン71bを照射させる。 - 特許庁
To provide a thin film magnetic storage device in which area of a circuit band driving signal lines or the like of each memory block is reduced when a memory array is divided into a plurality of memory blocks.例文帳に追加
メモリアレイを複数のメモリブロックに分割した場合において、各メモリブロックの信号線等を駆動する回路帯の面積を縮小する薄膜磁性体記憶装置を提供する。 - 特許庁
Then the symmetric property of character shapes is extracted, character array is rearranged for each contents of a target and the rearranged characters are stored into a ROM, so that the storage capacity of symmetrical characters can be reduced.例文帳に追加
さらに文字形状の対称性を抽出し、その対象の内容ごとに文字配列の再配置を行い、ROMに格納することで、対称文字の記憶容量を削減する。 - 特許庁
A firmware selecting part 107 compares pieces of information of firmware management information storage part 106 in a disk array control part 102 with firmware management information storage parts 111a, 111b of input/output devices 109a, 119b, selects a functional firmware operated in the past and executes the functional firmware selected by a firmware executing part 108 when the disk array device 101 is started.例文帳に追加
ディスクアレイ装置101の起動時、ファームウェア選択部107が、ディスクアレイ制御部102内のファームウェア管理情報記憶部106及び入出力装置109a,109bのファームウェア管理情報記憶部111a、111bの情報を比較し、以前動作していた機能ファームウェアを選択し、ファームウェア実行部108で選択された機能ファームウェアを実行する。 - 特許庁
A nonvolatile memory NVMEM included in the microcomputer sets a first memory cell area ARY1 of which the data storage life-time becomes 10 years or longer in the memory array NVARY and a second memory cell area ARY2 of which the data storage life-time becomes 1-365 days.例文帳に追加
例えば、マイクロコンピュータに含まれる不揮発性メモリNVMEMにおいて、そのメモリアレイNVARY内にデータ保持寿命が10年以上となる第1メモリセル領域ARY1と、データ保持寿命が1〜365日となる第2メモリセル領域ARY2を設ける。 - 特許庁
In the exclusive purpose storage area, an address is formed of two or more bytes, and a carry storage area including a carry from a low order byte of the address to a high order byte is set as an area for storing data in an accessible form according to the value of a counter or a predetermined array list.例文帳に追加
また、専用記憶領域はアドレスを複数バイトで構成し、アドレスの下位バイトから上位バイトへの桁上がりを含む桁上がり格納領域を、カウンタもしくは所定の配列リストの値に応じてアクセス可能な形式でデータを記憶する領域とする。 - 特許庁
A memory cell array comprises: a charge storage film formed on a channel region through a gate insulating film; and a plurality of memory strings being arranged and comprising memory cells that include control gates formed on the charge storage film through an inter-gate insulating film and are series-connected.例文帳に追加
メモリセルアレイは、チャネル領域上にゲート絶縁膜を介して形成された電荷蓄積膜と、その電荷蓄積膜上にゲート間絶縁膜を介して形成された制御ゲートとを備えたメモリセルを直列接続してなるメモリストリングを複数配列してなる。 - 特許庁
A plurality of layout drawings in which the number, array, configuration, dimensions, and positions of switches necessary for the operation are optimized are stored in a main storage 8, and the layout drawing of the switches corresponding to the purposes of a diagnosis is read out from the main storage 8 by turning a power source ON.例文帳に追加
操作に必要なスイッチ類の個数、配列、形状、大きさ、位置などが最適化された複数の配置図が主記憶装置8に記憶されており、電源をONして、診断目的に応じたスイッチ類の配置図を、主記憶装置8から読み出す。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|