「storage array」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

The thin film transistor array substrate of the liquid crystal display device includes a substrate 100, at least one thin film transistor, at least one scanning line, at least one storage capacitor, at least one data line 120b, and at least one pixel electrode 102a.例文帳に追加

液晶表示装置の薄膜トランジスタアレイ基板は、基板１００、少なくとも１つの薄膜トランジスタ、少なくとも１つの走査線、少なくとも１つの蓄積容量、少なくとも１つのデータ線１２０ｂ及び少なくとも１つの画素電極１０２ａを備える。 - 特許庁

The nonvolatile semiconductor storage device has a memory cell array area formed by arraying a plurality of memory cells 100 having first and second MONOS memory cells 108A and 108B controlled by a word gate and a control gate in first and second directions A and B.例文帳に追加

不揮発性半導体記憶装置は、ワードゲートとコントロールゲートにより制御される第１，第２のＭＯＮＯＳメモリセル１０８Ａ，１０８Ｂを有するメモリセル１００を、第１，第２の方向Ａ，Ｂにそれぞれ複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

To provide a non-volatile semiconductor storage device which suppresses increase in a current consumption caused by a transient current due to a potential change of a bit line and a word line when a high-integrated memory cell array is shifted among each operational mode of reading, writing, and erasure.例文帳に追加

高集積化されたメモリセルアレイにおいて、読み出し、書き込み、消去の各動作モード間の移動の際に、ビット線とワード線の電位変化に伴う過渡電流によって生じる消費電流増加を抑制する不揮発性半導体記憶装置を提供する。 - 特許庁

The infrared abnormality detection device includes a multi-element infrared detection element array arranged in two dimensions, and includes both a storage device storing infrared output read from each element updated at a certain interval as background data while not deciding abnormality and an arithmetic device subtracting the background data stored in a memory from occasionally-output output from the infrared detection array, and outputs a result obtained by performing the subtraction as difference data.例文帳に追加

２次元に配置された多素子の赤外線検出素子アレイを持ち、異常と判断していない間、ある間隔で更新される各素子から読み出した赤外線出力を背景データとして記憶しておく記憶装置と、随時出力される赤外線検知アレイからの出力からメモリに記憶した背景データの引き算をする演算装置を持ち、引き算をした結果を差分データとして出力する。 - 特許庁

The method includes a step of programming data in a memory cell array included in the nonvolatile data storage device using a page buffer selected from among a plurality of page buffers included in the nonvolatile data storage device, and a step of performing a setup operation for loading data using another page buffer, which is different from the page buffer selected during the programming.例文帳に追加

不揮発性データ保存装置の内部に備えられた複数個のページバッファのうち選択された一つのページバッファを通じて、不揮発性データ保存装置の内部に備えられたメモリセルアレイにデータをプログラミングするステップと、プログラミングが行われる間に、選択されたページバッファではない他のページバッファを通じてデータをローディングさせるセットアップ動作を行うステップとを含む。 - 特許庁

This memory is provided with a memory cell array 11 having a ferroelectric storage element C and a transistor T for switch, and a low voltage write-in circuit 12 in which polarization quantity of a ferroelectric film of each memory cell is set to a lower value than a value at normal write-in and acceleration of imprint is reduced.例文帳に追加

強誘電体記憶素子Ｃとスイッチ用トランジスタＴとを有するメモリセルのアレイ11と、各メモリセルの強誘電体膜の分極量を通常書込み時より低く設定し、インプリントの加速を低減する低電圧書込み回路12を具備することを特徴とする。 - 特許庁

To provide a semiconductor storage device which can store and hold ≥2 bits in spite of fining, can operate stably with a small circuit area and can prevent circuit malfunctions due to the small current to be supplied to a memory cell array and a portable electronic device using the same.例文帳に追加

微細化しても２ビット以上の記憶保持ができ、かつ、小さい回路面積で安定した動作ができ、メモリセルアレイに供給する電流が小さいことに起因する回路誤動作を防止できる半導体記憶装置およびそれを用いた携帯電子機器を提供する。 - 特許庁

Operation information setting various operation conditions of a nonvolatile storage device is stored in a memory cell array, operation information is stored in a first memory region and is read out by internal access control, a second memory region is access-controlled from the outside in parallel to internal access control.例文帳に追加

不揮発性記憶装置の各種の動作条件を設定する動作情報がメモリセルアレイに格納されているところ、動作情報は第１メモリ領域に格納されて内部アクセス制御により読み出され、第２メモリ領域は、内部アクセス制御に並行して外部からアクセス制御される。 - 特許庁

To provide a semiconductor storage device with which information of a memory cell can be discriminated accurately, even if the distribution gap of cell current values of data 0 and data 1 of a plurality of memory cells in the memory cell array is very narrow, or if overlapped state of the distribution takes place.例文帳に追加

メモリセルアレイ中の複数のメモリセルのデータ０とデータ１のセル電流値の分布の隙間が極端に狭かったり、あるいは、それらの分布が重なってしまうようなことがあっても、メモリセルの情報を高精度に判別することができる半導体記憶装置を提供すること。 - 特許庁

A readout unit 19 rearranges and sequentially reads noise signal groups of processing unit times of a sound signal out of the white noise signal storage unit 16 so that the noise groups of the respective processing unit times are different in array in periods of at least ≥50 ms.例文帳に追加

読み出し部１９は、白色雑音信号格納部１６から音響信号の処理単位時間分の雑音信号群を、少なくとも５０ｍｓ以上の周期で、各処理単位時間分の雑音信号群の配列が相互に相違するように、並び替えて順次読み出す。 - 特許庁

To promptly return a RAID (Redundant Arrays of Independent Disks) group to a state that the RAID group has redundancy when failure occurs in storage devices of the same number as the number of pieces of the lost redundancy included in the RAID group, in a disk array device including the RAID group having two or more pieces of redundancy.例文帳に追加

２以上の冗長性を有するＲＡＩＤグループを備えるディスクアレイ装置において、前記ＲＡＩＤグループに含まれる失われた冗長性と同数の記憶装置に故障が発生した場合、前記ＲＡＩＤグループを冗長性の有る状態に速やかに復帰させる。 - 特許庁

The computer system further includes a processor, a data storage device coupled to the processor, a computer-implementable code for specifying the tooth movement patterns using the two-dimensional array, and a computer-implementable code for generating the treatment paths to move the teeth in accordance with the specified pattern.例文帳に追加

さらに、プロセッサと、プロセッサに結合されたデータ格納デバイスと、２次元アレイを用いて歯の移動パターンを特定するコンピュータ実行可能コードと、特定されたパターンに従って歯を移動させるための処置経路を生成するコンピュータ実行可能コードとを備える、コンピュータシステムが提供される。 - 特許庁

In a memory cell region RM, a magnetoresistive element 18 in a semiconductor magnetic storage apparatus is formed in an array shape in a mode that the magnetoresistive element is arranged at a part where a digit line 3 extending in one direction intersects a bit line 32 extending in the direction substantially orthogonal to the digit line 3.例文帳に追加

メモリセル領域ＲＭでは、半導体磁気記憶装置における磁気抵抗素子１８は、一方向に延在するディジット線３と、これと略直交する方向に延在するビット線３２とが交差する部分に配置される態様で、アレイ状に形成されている。 - 特許庁

In the image sensor having a pixel array where pixels having photoelectric conversion elements are arranged in a matrix, while charge storage time is controlled to a first frame period, a vertical scan circuit sequentially selects and scans a plurality of row select lines within a first vertical scan period.例文帳に追加

光電変換素子を有する画素を行列配置した画素アレイを有するイメージセンサにおいて、電荷蓄積時間を第１のフレーム期間に制御されているとき、垂直走査回路は、第１の垂直走査期間内で前記複数の行選択線を順次選択して走査する。 - 特許庁

The semiconductor storage has, a memory array 100 having memory cells M11-Mnm, a bit line charge and discharge circuit 102, a bit line selection circuit 103, and a load circuit 105 connected between a data line DL connected to the bit line selection circuit 103 and a sense amplifier 104.例文帳に追加

この半導体記憶装置は、メモリセルＭ１１〜Ｍｎｍを有するメモリセルアレイ１００とビット線充放電回路１０２とビット線選択回路１０３と、ビット線選択回路１０３に接続されたデータ線ＤＬとセンスアンプ１０４との間に接続された負荷回路１０５を備える。 - 特許庁

When a storage capacitance 70 is constituted on a TFT array substrate 10, impurities are introduced through an opening 401a of a resist mask 401 to an extended part 1f of the semiconductor film 1a, and etching is applied to the surface of the dielectric film 2c through the opening 401a of the resist mask 401.例文帳に追加

ＴＦＴアレイ基板１０に蓄積容量７０を構成する際、レジストマスク４０１の開口４０１ａから半導体膜１ａの延設部分１ｆに不純物を導入するとともに、このレジスマスク４０１の開口４０１ａから誘電体膜２ｃの表面をエッチングする。 - 特許庁

A focus data creating part 3 creates focus data relative to the transmission of inside the two-dimensional array 2 and focus data relative to the receiving of the inside of the sub arrays SA(n), and the data are stored in data storage means D(n, i) and supplied to the transmission circuits P(n, i) and the receiving sub beam formers RB(n).例文帳に追加

フォーカスデータ発生部３は、２次元アレイ２の内部の送信に関する相対のフォーカスデータと、サブアレイＳＡ（ｎ）の内部の受信に関する相対のフォーカスデータを発生し、データ記憶手段Ｄ（ｎ、ｉ）に記憶され、送信回路Ｐ（ｎ、ｉ）と受信サブビームフォーマＲＢ（ｎ）に供給される。 - 特許庁

To solve redundancy in the display of the same content on a plurality of display means, reduce the number of parts and cost, and enable a user to observe a possibility of any unauthorized handling of a storage device in an array cartridge.例文帳に追加

複数の表示手段ごとに同じ内容を表示する冗長さを解消すると共に、部品点数及びコストを削減し、アレイカートリッジ内の記憶装置に対する何らかの不正な取扱いが行われた可能性があることを使用者が認識すること等を可能とする。 - 特許庁

To provide a liquid crystal display device array substrate and a method of manufacturing the same for improving haze defects which occur when gas used in a gate insulating film vapor deposition process and a transparent conductive material react when formed of a transparent conductive material of a storage capacitor electrode.例文帳に追加

ストレージキャパシタの電極の透明導電性物質で形成する場合に、ゲート絶縁膜蒸着工程の時使用されるガスと、前記透明導電性物質が反応して発生されるヘイズの不良を改善するための液晶表示装置アレイ基板、及び製造方法を提供する。 - 特許庁

The nonvolatile storage device includes a memory cell array including a plurality of electrically rewritable and erasable nonvolatile memory cells M11 to M44, and an erase control circuit ERCN controlling an erase operation for the memory cells to be erased from among the plurality of nonvolatile memory cells.例文帳に追加

不揮発性記憶装置は、電気的に書き換え及び消去可能な複数の不揮発性メモリーセルＭ１１〜Ｍ４４を有するメモリーセルアレイと、複数の不揮発性メモリーセルのうちの消去対象メモリーセルに対する消去動作の制御を行う消去制御回路ＥＲＣＮとを含む。 - 特許庁

The image forming apparatus is further provided with a means for generating additional information indicating that the print record data other than that corresponding to a specific nozzle array does not exist in a specific range, and a storage means for storing the additional information in correspondence with the print record data.例文帳に追加

また、本発明は、上記特定ノズル列に対応する印字記録データ以外の印字記録データが、特定の範囲で存在しないことを示す付加情報を生成する付加情報生成手段と、上記付加情報を、印字記録データと対応付けて蓄積する蓄積手段とを有する。 - 特許庁

To provide a semiconductor storage device which can discriminate information on a memory cell with high accuracy, even if distribution gap between cell electric current values of data 0 and data 1 among a plurality of memory cells in a memory cell array is extremely narrow, or those distributions may overlap.例文帳に追加

メモリセルアレイ中の複数のメモリセルのデータ０とデータ１のセル電流値の分布の隙間が極端に狭かったり、あるいは、それらの分布が重なってしまうようなことがあっても、メモリセルの情報を高精度に判別することができる半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor storage apparatus wherein the unevenness of effective voltages applied to variable resistance elements, which is caused by a difference in wire length due to a positional difference in a memory cell array, can be eliminated, thereby suppressing the variation in resistance characteristics of the variable resistance elements between memory cells.例文帳に追加

メモリセルアレイ内での位置の違いに起因する配線長の違いによる可変抵抗素子に加わる実効電圧の不均一を是正し、メモリセル間の可変抵抗素子の抵抗変化特性のばらつきを抑制することができる半導体記憶装置を提供する。 - 特許庁

To reduce power consumption of a semiconductor storage device formed by hierarchizing an isolation signal generation circuit which adopts a shared sense amplifier system into a main isolation signal generation circuit and a sub isolation signal generation circuit and devises electric disconnection between a cell array and a sense amplifier.例文帳に追加

シェアドセンスアンプ方式を採用し、セルアレイとセンスアンプとの電気的切断を図るアイソレーション回路を制御するアイソレーション信号発生回路をメインアイソレーション信号発生回路とサブアイソレーション信号発生回路とに階層化してなる半導体記憶装置に関し、消費電力の低減化を図る。 - 特許庁

An input/output circuit (input circuit 27, 37 and output circuit 26, 36) is provided for each connecting pad 21, 31 for attaining a connection between a storage device chip 20 and the outside of an ASIC 30 (between mutual chips) and these input/output circuits are disposed in an array shape (grid shape in the present embodiment).例文帳に追加

記憶装置チップ２０及びＡＳＩＣ３０における外部（互いのチップ）との接続を図るための接続パッド２１，３１毎に入出力回路（入力回路２７，３７、出力回路２６，３６）を配設し、これらをアレイ状（本実施形態では格子状）に配列している。 - 特許庁

The substrate using a TFT has pixel electrodes (9a) arranged in a matrix on a TFT array substrate and has a light shielding film (11a) comprising a high melting point metal and cut into stripes formed in the lower side of the pixel TFT (30), a scanning line (3a), a storage capacitor electrode (3b) or the like.例文帳に追加

本発明のＴＦＴを用いた基板は、ＴＦＴアレイ基板にマトリクス状に設けられた画素電極（９ａ）を有し、高融点金属からなり帯状に分断された遮光膜（１１ａ）が、画素ＴＦＴ（３０）、走査線（３ａ）、蓄積容量電極（３ｂ）等の下側に形成されている。 - 特許庁

A nonvolatile semiconductor storage device relating to one embodiment includes a memory cell array provided with a plurality of memory cells, and a control circuit for applying read-out voltage to a selected memory cell and also applying read-out pass voltage to a non-selected memory cell to execute read-out operation.例文帳に追加

一の実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルを備えたメモリセルアレイと、選択メモリセルに読み出し電圧を印加するとともに、非選択メモリセルに読み出しパス電圧を印加して読み出し動作を実行する制御回路とを備える。 - 特許庁

In a calibration operation, the azimuth of the radio transmitter measured by a laser radar 5 and the parameter equivalent to the array response vector output from the antenna 21 are written in a parameter storage part so as to be associated with each other in such a status that the antenna 21 is put in a specific positional relation with the radio wave transmitter.例文帳に追加

キャリブレーション動作では、アンテナ２１が電波発信器に対して規定の位置関係である状態で、レーザレーダ５により実測した電波発信器の方位とアンテナ２１から出力されているアレイ応答ベクトルに相当するパラメータとを対応付けてパラメータ格納部に書き込む。 - 特許庁

The substrate using a TFT has pixel electrodes (9a) arranged in in a matrix on a TFT array substrate and has a light shielding film (11a) comprising a high melting point metal and cut into stripes formed in the lower side of the pixel TFT (30), a scanning line (3a), a storage capacitor electrode (3b) or the like.例文帳に追加

本発明のＴＦＴを用いた基板は、TFTアレイ基板にマトリクス状に設けられた画素電極（９ａ）を有し、高融点金属からなり帯状に分断された遮光膜（１１ａ）が、画素ＴＦＴ（３０）、走査線（３ａ）、蓄積容量電極（３ｂ）等の下側に形成されている。 - 特許庁

In this detection method, a porous sheet and a stimulable phosphor sheet having a plurality of stimulable phosphor layers arranged independently of each other in the positions matching respective probe molecule fixing positions in an array sheet are prepared, and using them, a radiological image storage/reproduction method is carried out.例文帳に追加

多孔性多孔性シートと、そのアレイシートの各プローブ分子固定位置のそれぞれに対応する位置に互いに独立して設けられた複数の蓄積性蛍光体層を有する蓄積性蛍光体シートを用意し、これらを利用して放射線像記録・再生方法を実施する。 - 特許庁

At this time, information on the filter array, etc., of a sensor necessary for interpolation, setting information on color balance, an outline emphasis degree, image side, compressibility, etc., color temperature information obtained by a colorimetry means of the silver camera, information necessary for general image formation, etc., are also transmitted for processing on the image storage device side.例文帳に追加

その際、補間に必要なセンサのフィルタ配列などの情報、カラーバランス、輪郭強調度合い、画像サイズ、圧縮率などの設定情報、銀塩カメラの測色手段で得られる色温度情報、汎用画像作成に必要な情報なども画像蓄積装置側での処理のため送信する。 - 特許庁

To solve the problem, wherein a replica bit line is rapidly drawn out by a leak current of a dummy cell, and wherein desired start timing of a sense amplifier cannot be obtained, in a semiconductor storage device having a memory array, a sense amplifier circuit, a replica circuit connected to the replica bit line, the dummy cell, and a sense amplifier control circuit.例文帳に追加

メモリアレイと、センスアンプ回路と、レプリカビット線に接続されたレプリカ回路、ダミーセルおよびセンスアンプ制御回路とを有する半導体記憶装置であって、レプリカビット線をダミーセルのリーク電流により速く引き抜いてしまい、所望のセンスアンプ起動タイミングが得られない。 - 特許庁

To provide a photodiode array (PDA) adopting a storage readout method, which can easily set an appropriate charging time for each photodiode (PD) and yet prevent the PDs from being saturated, without using a complicated or expensive method, and to provide and signal readout method for the same.例文帳に追加

煩雑であったりコストのかかる方法を用いることなく、蓄積読み出し方式を採るフォトダイオードアレイ（ＰＤＡ）において、簡便に、各フォトダイオード（ＰＤ）に適した電荷蓄積時間を設定することができ、且つ、飽和することがないようなＰＤＡ及びその信号読出方法を提供する。 - 特許庁

The thin film transistor array substrate has gate wiring comprising gate lines 22, gate pads 24 and gate electrodes 26; storage capacitor wiring 28 extending laterally and receiving common voltage; data wiring comprising source electrodes 65 and drain electrodes 66; and pixel electrodes 82 connected with the drain electrodes 66.例文帳に追加

ゲート線２２、ゲートパッド２４及びゲート電極２６を含むゲート配線と；横方向に延びており共通電圧が伝達される保持容量用配線２８と；ソース電極６５及びドレーン電極６６を含むデータ配線と；ドレーン電極６６と連結された画素電極８２と；を有している。 - 特許庁

To provide an access method for a network-connected disk array and a storage device capable of transferring data efficiently at high speed regardless of dispersion of data transfer of each disk device, when transferring the data read by a plurality of disk devices operated in parallel.例文帳に追加

本発明は、並行して動作する複数のディスク装置で読み込んだデータを伝送する際に、当該データを各ディスク装置のデータ転送のばらつきに関係なく、効率よく高速に伝送できるネットワーク接続されたディスクアレイのアクセス方法及び記憶装置を提供することを課題とする。 - 特許庁

Three-color interlayer insulating films 9B, 9G, 9R and a light-shielding film 47 constituting a color filter layer are layered on a storage capacitor line 15, and the layers of the three-color interlayer insulating films 9B, 9G, 9R and the light-shielding film 47 are used as a spacer between an array substrate 2 and a counter substrate 3.例文帳に追加

蓄積容量線１５上にカラーフィルター層を構成する３色着色層間絶縁膜９Ｂ，９Ｇ，９Ｒと遮光膜４７を積層し、この３色着色層間絶縁膜９Ｂ，９Ｇ，９Ｒと遮光膜４７の積層をアレイ基板２と対向基板３とのスペーサとした。 - 特許庁

The array information processor 100 comprises a control part 102 such as a CPU for integrally controlling the whole array information processor 100, a communication control interface part 104 connected to a communication device such as a router connected to a telecommunication line, an input- output control interface part 108 connected to an input device 112 and an output device 114, and a storage part 106 for storing various databases and tables.例文帳に追加

配列情報処理装置１００は、配列情報処理装置１００の全体を統括的に制御するＣＰＵ等の制御部１０２、通信回線等に接続されるルータ等の通信装置に接続される通信制御インターフェース部１０４、入力装置１１２および出力装置１１４に接続される入出力制御インターフェース部１０８、および、各種のデータベースやテーブルを格納する記憶部１０６を備えて構成されている。 - 特許庁

In a radiographic device having a radiograph detector 2 constituted by arranging a scintillator 21, a lens unit array 22 and an area sensor 24 corresponding to respective lens units 23 of the lens unit array 22 in this order, the device has a calibration practicing means for obtaining correcting image data by automatically performing calibration after a specific time from power source input and a storage means for storing the correcting image data obtained by the calibration.例文帳に追加

シンチレータ２１、レンズユニットアレイ２２、そしてそのレンズユニットアレイ２２の各々のレンズユニット２３に対応するエリアセンサ２４をこの順に配置して構成される放射線画像検出器２を備えた放射線画像撮像装置において、電源入力から一定時間後に自動的にキャリブレーションを行い補正用の画像データを得るキャリブレーション実行手段と、キャリブレーションにより得られる補正用の画像データを記憶する記憶手段とを有する。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array in which electrically re-writable nonvolatile memory cells are arranged, a first register group 9-1 holding control data used for operation control, an adjusting data storing region storing adjusting data for finely adjusting the control data set in the memory cell array, and a second register group 9-2 holding the adjusting data read from the adjusting data storage region.例文帳に追加

不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、動作制御に用いられる制御データを保持する第１のレジスタ群９−１と、前記メモリセルアレイ内に設定された、前記制御データを微調整するための調整データを記憶する調整データ記憶領域と、前記調整データ記憶領域から読み出された調整データを保持する第２のレジスタ群９−２と、を有する。 - 特許庁

Two or more pixels, which include a photodiode for receiving light and generating optical charges, a transfer transistor connected to the photodiode for transferring the optical charges, and at least first and second plural storage capacitive elements for storing optical chargers, overflowing at the time of storage operation through the transfer transistor or an overflow gate, are arranged in one-dimensional or two-dimensional array in this constitution.例文帳に追加

光を受光して光電荷を生成するフォトダイオードと、前記フォトダイオードに接続され前記光電荷を転送する転送トランジスタと、前記転送トランジスタまたはオーバーフローゲートを介して蓄積動作時に前記フォトダイオードからあふれる光電荷を蓄積する少なくとも第１および第２の複数の蓄積容量素子と、を有する画素が一次元または二次元のアレイ状に複数個集積された構成とする。 - 特許庁

The array substrate 101 has a columnar spacer storage holes (organic film hole) 106 for storing columnar spacers 104 formed at positions corresponding to formation positions of the columnar spacers 104 and also has dummy columnar spacer storage holes (organic film hole 106), where the columnar spacers 104 are actually not stored, at positions successive to the formation positions of the columnar spacers 104 in the rubbing direction of an alignment film.例文帳に追加

アレイ基板１０１には、柱状スペーサ１０４の形成位置に対応する位置に、柱状スペーサ１０４を収容するための柱状スペーサ収容ホール（有機膜ホール）１０６が形成されると共に、柱状スペーサ１０４の形成位置と配向膜のラビング方向に沿って並ぶ位置に、実際には柱状スペーサ１０４を収容しないダミーの柱状スペーサ収容ホール（有機膜ホール１０６）が形成されている。 - 特許庁

A subroutine 57 on a program processor 55 is equipped with an input/output part 61 which performs processing having a part for input from an input file 58 of an external storage device and a part for output to an output file 59 adjacently and circulates in 10 record array areas of the main memory 56 almost in endless ring structure.例文帳に追加

プログラム処理装置５５のサブルーチン５７は外部記憶装置の入力ファイル５８からの入力部と出力ファイル５９への出力部とを隣り合わせに持って処理する入出力部６１を備え、主メモリ５６の１０個のレコード配列領域をあたかもエンドレスのリング構造であるかのように巡回する。 - 特許庁

Thereafter, sorting is performed by key items regarding one of the tabular format data, addresses indicating storage positions of record numbers of the other one of the tabular format data and the tabular format data are calculated by utilizing an array obtained in the process, and the joined tabular format data are displayed by utilizing the calculated address.例文帳に追加

その後、一方の表形式データに関してキー項目にてソートし、その過程で得られる配列を利用して、他方の表形式データおよび一方の表形式データのレコード番号の格納位置を示すアドレスを算出し、算出されたアドレスを利用して、結合された表形式データを表示する。 - 特許庁

The semiconductor storage device has a low power consumption mode which uses the redundancy and a high speed performance mode which does not use the redundancy, and includes a variable delay circuit 4 for changing timing for issuing a cell array control signal to select the memory cell, in the low power consumption mode and high speed performance mode.例文帳に追加

半導体記憶装置は、リダンダンシを使用する低消費電力モードと、リダンダンシを使用しない高速動作モードとを有し、低消費電力モードと高速動作モードとで、メモリセルを選択するためのセルアレイ制御信号を発行するタイミングを変更するための遅延量可変回路４を備えている。 - 特許庁

In a document storage device 1, an index reference part 2 gives an internal identifier, based on the degree of importance of each document, for a document identifier of the document in an input document group, and stores identifiers of respective documents in a database 7 in accordance with an array based on values of the given internal identifier.例文帳に追加

文書格納装置１においてインデックス参照部２は入力された文書群の各文書の文書識別子に対して当該各文書の重要度に基づく内部識別子を付与しこの付与された内部識別子の値に基づく配列で前記各文書の識別子をデータベース７に格納させる。 - 特許庁