| 例文 |
testing deviceの部分一致の例文一覧と使い方
該当件数 : 5533件
The method includes the step of preparing an object file management framework for establishing a standard interface between a vender-supplied pattern compiler and the module type test system, receiving a pattern source file, preparing a pattern object metafile on the basis of the pattern source file by using the object file management framework, and testing the device to be tested, through the test module by using the pattern object metafile.例文帳に追加
ベンダ供給パターンコンパイラとモジュール式試験システムとの間に標準インターフェースを確立するためのオブジェクトファイル管理フレームワークを作成すること、パターンソースファイルを受信すること、オブジェクトファイル管理フレームワークを用いて、パターンソースファイルに基づいてパターンオブジェクトメタファイルを作成すること、及びパターンオブジェクトメタファイルを用いて試験モジュールを通して被試験デバイスを試験する。 - 特許庁
The semiconductor device comprises a reset terminal inputting a reset control signal for resetting an internal circuit; a reset detection part generating, according to the input reset control signal, a reset release signal for releasing reset of the internal circuit; and a mode capture part retaining, based on the signal input to the reset terminal, a test mode for testing operations of the internal circuit.例文帳に追加
半導体装置は、内部回路をリセットするためのリセット制御信号を入力するリセット端子と、前記入力されたリセット制御信号に応じて、前記内部回路のリセットを解除するリセット解除信号を生成するリセット検出部と、前記リセット端子に入力される信号に基づいて、前記内部回路の動作をテストするテストモードを保持するモードキャプチャ部とを備える。 - 特許庁
To provide a semiconductor memory having a transfer system for transferring data synchronized with both edges of the leading and trailing of an outside clock signal, and yet easily being tested and evaluated by a conventional memory testing device with respect to SDRM for writing/reading data synchronously with the outside clock signal and a method for controlling the SDRAM and to provide a control method for the semiconductor memory.例文帳に追加
本発明は、外部クロック信号に同期してデータの書き込み/読み出しを行うSDRAM及びその制御方法に関し、外部クロック信号の立ち上がりと立ち下がりの両エッジに同期してデータを転送する転送方式を有しながら、従来のメモリ試験装置で容易に試験、評価ができる半導体記憶装置及びその制御方法を提供することを目的とする。 - 特許庁
The setup time of the semiconductor testing device 2 is abridged, and the evaluation time of a microcomputer 1 becomes shorter by providing in the microcomputer 1 having a built-in flash EEPROM 20, and a faulty bit measurement circuit 60 which measures the number of faulty bits corresponding to each verify electric potential of the flash EEPROM 20.例文帳に追加
フラッシュEEPROM20を内蔵したマイクロコンピュータ1内にフラッシュEEPROM20の各ベリファイ電位に対応して不良ビットの個数をそれぞれ計測する不良ビット測定回路60を備え、これら不良ビットの個数を半導体テスト装置2に送ることにより、半導体テスト装置2のセットアップ時間を短縮しマイクロコンピュータ1の評価時間を短くしたことを特徴とする。 - 特許庁
The testing method of semiconductor device comprises a steps of forming an electrode 10 on the main surface of a semiconductor test sample, cutting out a semiconductor test sample, exposing the cross-section of the semiconductor test sample, and obtaining carrier distribution within the cross-section by scanning the cross-section with a probe 14 of the scanning probe microscope while the predetermined potential is applied to the electrode 10.例文帳に追加
半導体試料の主面上に電極10を形成する工程と、半導体試料を切断し、該半導体試料の断面を露出させる工程と、前記電極10に所定電位を与えながら、走査型プローブ顕微鏡のプローブ14で上記断面を走査することにより、該断面内におけるキャリア分布を得ることを特徴とする半導体装置の検査方法。 - 特許庁
To provide a torque pulsation damping flange-shaped joint having compact and simple construction for actualizing stable and high torque transmission to a driven side over a long period while removing torque pulsation generated on the driving shaft side of a variable speed testing device to be used in a low-high speed range over a wide low-high frequency range corresponding to a variable speed.例文帳に追加
低速から高速度まで使用する可変速試験装置において、駆動軸側が発生するトルク脈動を可変速度に合わせて低周波領域から高周波領域までの広範囲領域に渡り除去し、安定した高トルク伝達が従動側へ長期に渡り可能な、コンパクトで構造が容易なトルク脈動減衰フランジ形継手を提供すること。 - 特許庁
An element testing device 1 which evaluates the electrical characteristic of a semiconductor element 20 has a support 11 whereon the semiconductor element 20 is laid so that a collector electrode of the element 20 comes into contact with it, an electroconductive resin 30 which comes into contact with an emitter electrode of the element 20, and at least one contact 30g which comes into contact with a gate electrode 20g of the element 20.例文帳に追加
半導体素子20の電気的特性を評価する素子試験装置1は、半導体素子20のコレクタ電極が接するように、半導体素子20を載置する支持台11と、半導体素子20のエミッタ電極に接触する導電性樹脂30と、半導体素子20のゲート電極20gに接触する、少なくとも一つの接触子30gと、を有することを特徴とする。 - 特許庁
This semiconductor testing device is provided with a memory 34 storing failure rate specified value information 38 specifying an upper limit of a failure rate of a test for every kind of test in advance and a CPU 32 which measures a failure rate of a semiconductor integrated circuit for every kind of test, compares the measured failure rate with the failure rate specified value information, and judges whether the test is interrupted or not.例文帳に追加
予め試験の種類毎にその試験の不良率の上限を規定した不良率規定値情報38を記憶するメモリ34を備え、更に、試験の種類毎に半導体集積回路の不良率を測定し、測定された不良率と上記不良率規定値情報とを比較し、試験を中断するか否かを判断するCPU32とを備える。 - 特許庁
To dispense with a troublesome operation for inserting a pair of electrodes into sample liquid stored in each storage recessed part, to prevent the pair of electrodes from being brought into contact with each other in the sample liquid, and to test many sample liquids efficiently and stably, in a testing device using a test plate where many storage recessed parts for storing the sample liquid are provided.例文帳に追加
サンプル液を収容させる収容凹部が多数設けられた試験用プレートを用いた試験用装置において、各収容凹部内に収容されたサンプル液中に一対の電極を挿入させるという面倒な操作を行う必要がなく、またサンプル液中において一対の電極が接触するのを防止し、多数のサンプル液の試験が効率よく安定して行えるようにする。 - 特許庁
To reduce time required for reading data from devices to be controlled, and to return correct data when a read request to the devices to be controlled occurs from a control section during write in a semiconductor-testing device including the control sections having a fast data transfer speed and the devices to be controlled having a slow data transfer speed while having a register or a memory in the inside.例文帳に追加
データ転送速度の速い制御部と内部にレジスタもしくはメモリを有しデータ転送速度の遅い被制御デバイスとを備えた半導体試験装置において、被制御デバイスからのデータの読み出しに要する時間を短縮できるとともに、書込み中に制御部から被制御デバイスに対するリード要求が発生した場合にも正しいデータを返送することができるようにする。 - 特許庁
In a recording medium for an error correction capability test for testing the reading device of a recording medium recorded with an error correction code word, error correction encoded data are generated by applying error correction encoding to original data on the basis of a standard, and then, the error correction encoded data are recorded with an error added to the error correction encoded data.例文帳に追加
誤り訂正符号語が記録された記録媒体の読取装置を試験するための誤り訂正能力試験用記録媒体であって、規格に基づいて元データが誤り訂正符号化されて誤り訂正符号化データが生成された後に、該誤り訂正符号化データに誤りが加えられた状態で記録された、ことを特徴とする誤り訂正能力試験用記録媒体である。 - 特許庁
In the testing method for accelerating the deterioration in the electrophotographic photoreceptor in which an electrifying step by an electrifier and an exposure step by an exposure device are simultaneously carried out, a sample presser member is arranged between the photoreceptor and the electrifier and the material of the surface of the sample presser member facing the electrifier is formed of a material having insulation properties.例文帳に追加
電子写真用感光体に、帯電器による帯電工程と露光装置による露光工程とを同時に行う電子写真用感光体劣化加速試験方法において、前記感光体と前記帯電器との間にサンプル押さえ部材が配置され、該サンプル押さえ部材の前記帯電器に対向する面の材質が絶縁性を有する材料で形成されていることを特徴とする。 - 特許庁
To provide a mastication evaluation method capable of simply measuring a state that difference appears in the leaching degree of a component by a degree of mastication if testing food containing the component for judging mastication is used as an element, which is indispensable in the judgment of mastication in a broad sense lack in a conventional mastication evaluation method, without using a special expensive device, and a mastication judging kit.例文帳に追加
従来の咀嚼評価方法に欠けていた広義の咀嚼判定に不可欠な要素として、咀嚼を判定するための成分が含まれた試験用食品を用いると、咀嚼の度合により成分の浸出具合に差が現れ、それを特殊な高価な機器を用いることなく、簡便な方法で測定できるような咀嚼評価方法の構築並びに咀嚼判定キットの提供する。 - 特許庁
To provide a voltage detecting device which is used for checking or evaluating a property in a process of charging or discharging a sample such as a battery, a capacitor or the like, and measures a terminal voltage of the sample, and also to provide a testing apparatus equipped with the two or more voltage detecting devices, so that terminal voltages of all samples are detected precisely and inexpensively in charging and discharging processes.例文帳に追加
本発明は、電池、コンデンサ等の試料の充電または放電の過程における特性の確認あるいは評価のために、その試料の端子電圧を計測する電圧検出装置と、その電圧検出装置が複数個備えられて構成された試験装置とに関し、充放電の過程における全ての試料の端子電圧を安価に精度よく検出できることを目的とする。 - 特許庁
The testing device of the semiconductor integrated circuit includes a first waveform generator 1a for supplying a first test clock generated by masking an optionlal clock pulse of a clock having a first frequency to a first clock domain and a second waveform generator 1b for supplying a second test clock generated by masking an optional clock pulse of a clock having a second frequency to a second clock domain.例文帳に追加
本発明にかかる半導体集積回路の試験装置は、第1の周波数を有するクロックの任意のクロックパルスをマスクすることで生成された第1のテストクロックを第1のクロックドメインに供給する第1の波形生成器1aと、第2の周波数を有するクロックの任意のクロックパルスをマスクすることで生成された第2のテストクロックを第2のクロックドメインに供給する第2の波形生成器1bと、を備える。 - 特許庁
A testing apparatus 1 receives the input of a sample scenario 2, in which a plurality of command blocks 20 each consisting of a command element 21 and a data element 22 and regarding the operation of a device to be tested are described.例文帳に追加
試験装置1は、コマンド要素21およびデータ要素22からなる、被試験機の操作に係るコマンドブロック20が複数記述されたサンプルシナリオ2の入力を受け付け、このサンプルシナリオ2に対して、記述順入替え処理、コマンドブロック挿入処理、コマンドブロック置換処理、コマンド要素入替え処理、およびスルー処理のうちの少なくとも一つを実施して、複数のコマンドブロック20が試験順に記述された試験シナリオ5を生成する。 - 特許庁
To provide a semiconductor integrated circuit testing device and a test method enabling an operator to easily grasp the test state of each lot even if a semiconductor integrated circuit of a different lot is arranged in a furnace of a thermostat used when performing a burn-in test, capable of shortening furthermore a time required for the test, and hereby capable of reducing a manufacturing cost of the semiconductor integrated circuit.例文帳に追加
バーンイン試験を行う際に用いられる恒温層の炉内に異なるロットの半導体集積回路が配置されていても、作業者が各ロット毎の試験状況を容易に把握することができるとともに、試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができる半導体集積回路試験装置及び試験方法を提供する。 - 特許庁
SIALON having insulating properties, high strength and high tenacity or partial stabilized zirconia is used as a support pin, which connects the testpiece and jig of hydrogen embrittlement evaluation and testing device for filling an electrolytic cell with an electrolytic solution and loading the thin steel sheet testpiece with stress while charging hydrogen in the testpiece, in order to prevent the occurrence of different metal catalytic corrosion and the breakdown of the testpiece by the loading with stress.例文帳に追加
電解槽中に電解溶液を満たし、薄鋼板試験片に水素チャージを行いながら、応力を負荷する水素脆化評価試験装置の試験片と治具を連結する支持ピンとして、異種金属接触腐食の発生及び高い応力の負荷による破壊を防止するため、絶縁性であり、高強度及び高靭性を有するサイアロン又は部分安定化ジルコニアを用いる。 - 特許庁
"pharmaceutical product" means a medicinal product which is a substance used wholly or mainly by being administered to a human being for the purpose of treating or preventing disease, but does not include--(a) any substance which is used solely--(i) for diagnosis or testing; or(ii) as a device or mechanism, or an instrument, apparatus or appliance; or(b) any substance or class of substances specified in paragraph 2 or 3of the Schedule;例文帳に追加
「医薬品」とは,病気を治療又は防止する目的で全部又は大部分を人間に投与することにより用いられる物質である薬用製品をいうが,次のものは含まない。(a)専ら次のように用いられる物質 (i)診断又は検査のため (ii)装置若しくは機械装置,若しくは計器若しくは器具として,又は(b)附則第2項若しくは第3項に定める物質若しくは定める種類に属するもの - 特許庁
This semiconductor testing device having a constitution wherein a prescribed test pattern is applied from a PE card to the DUT, and a pattern outputted from the DUT corresponding to the test pattern is compared with an expected value pattern, and coincidence of the patterns is detected, has a fail control means for summarizing fail information of the DUT input through the PE card relative to each DUT, and transferring it to the PE card.例文帳に追加
PEカードからDUTに所定のテストパターンを印加し、DUTからテストパターンに応じて出力されるパターンを期待値パターンと比較してこれらパターンの一致の有無を検出するように構成された半導体試験装置において、PEカードを介して入力されるDUTのフェイル情報をDUTごとに集約してPEカードへ転送するフェイル制御手段を設けたことを特徴とするもの。 - 特許庁
The device includes two or more logic blocks (core 30, 50 and UDL 40) provided with a multitude of SCAN cells for testing and applied by different SCAN style, and a SCAN signal conversion circuit 100, which is connected to the logic block, for converting input SCAN signal corresponding to either one of the logic blocks to a variety of SCAN signals for controlling the shift and normal functioning of the logic blocks.例文帳に追加
テストするための多数個のSCANセルを具備した異なるSCANスタイルが適用された2個以上のロジックブロック(コア30,50、UDL40)と、このロジックブロックに接続され、ロジックブロックのシフト及び正規動作を制御するために、前記ロジックブロックのうちいずれか一つに対応する入力SCAN信号を多様なSCAN信号に変換するためのSCAN信号変換回路100とを含む。 - 特許庁
In a technique for testing a semiconductor device 1 provided with a memory circuit block 28, the self-diagnosis circuit 34, and other circuit blocks (a logic circuit block 20, an analogue circuit block 24 and the like), at least supply of a power source voltage and an electric signal to the memory circuit block 28 and the self-diagnosis circuit 34 is controlled independently of supply of them to other circuit blocks.例文帳に追加
メモリ回路ブロック28と自己診断回路34、及びその他の回路ブロック(ロジック回路ブロック20、アナログ回路ブロック24等)を備えた半導体装置1をテストする手法において、各回路ブロックへの電源電圧及び電気信号の供給に関し、少なくともメモリ回路ブロック28と自己診断回路34に対する供給と、その他の回路ブロックに対する供給とを個別に制御する。 - 特許庁
The reader testing device comprises an antenna 41 which receives various signals transmitted from the reader to an electronic tag; a MPU 45 which detects, from the various signals received by the antenna 41, ACK transmitted by the reader for reporting permission of transmission of data to the reader; and LEDs 47a and 47b which reports detection of the ACK by the MPU 45.例文帳に追加
本発明のリーダ試験装置は、リーダが電子タグに送信する各種信号を受信するアンテナ41と、アンテナ41により受信した前記各種信号のうち、前記リーダへのデータの送信を許可することを通知するために前記リーダが送信するACKを検出するMPU45と、MPU45により前記ACKを検出したことを報知するLED47a、47bと、を備えるものである。 - 特許庁
The connecting unit, which electrically connects the IC socket-loaded performance board with a test equipment for testing an electronic device held in the IC socket, includes a holding substrate prepared opposite to the performance board, and a connecting unit-side connector which is prepared on the holding substrate to change its location on the holding substrate, to be connected with a performance board-side connector provided on the performance board.例文帳に追加
ICソケットが載置されたパフォーマンスボードと、ICソケットに保持される電子デバイスを試験する試験装置とを電気的に接続する接続ユニットであって、パフォーマンスボードと対向して設けられる保持基板と、保持基板上における位置が変更可能に保持基板上に設けられ、パフォーマンスボードが備えるパフォーマンスボード側コネクタと接続されるべき接続ユニット側コネクタとを備えることを特徴とする接続ユニットを提供する。 - 特許庁
In this semiconductor testing device constituted so that input terminals of the plurality of DUTs are connected in parallel, and that a test signal is applied thereto simultaneously, the plurality of DUTs are mounted on a common DUT interface board, and a wiring pattern distributed in the branched state to the plurality of DUTs is branched at one branch point, and formed so that each length from the branch point to each DUT point is set to be equal.例文帳に追加
複数のDUTの入力端子を並列接続して試験信号を同時に印加するように構成された半導体試験装置において、 前記複数のDUTは共通のDUTインタフェースボードに実装され、前記複数のDUTに分岐配線する配線パターンは1箇所の分岐点で分岐され、この分岐点から各DUT点までが等しい長さになるように形成されていることを特徴とするもの。 - 特許庁
The deciphering processing testing device is provided with a ciphered key information fixing means 1021 for fixing ciphered key information to be used for the ciphering processing and deciphering processing of data and an algorithm inspection means 1022 for inspecting whether the algorithms of the ciphering processing and deciphering processing are coincident with each other in the state of fixing the ciphered key information with respect to time by the fixing means 1021.例文帳に追加
本発明の秘匿解読処理試験装置は、データの秘匿処理及び秘匿解読処理に使用する秘匿鍵情報を時間に対して固定にする秘匿鍵情報固定手段1021と、前記秘匿鍵情報固定手段1021により前記秘匿鍵情報を時間に対して固定にした状態において前記秘匿処理及び前記秘匿解読処理のアルゴリズムが一致するか否かを検証するアルゴリズム検証手段1022と、を具備している。 - 特許庁
The testing device is provided with a simulator personal computer(PC) 13 storing equipment data simulating equipment information, other plural simulator PCs storing peripheral data simulating peripheral information corresponding to the equipment data and a batch control PC 19 collectively connected to all the simulator PCs through a serial transmission converter for allowing these simulator PCs to read out a start command and data.例文帳に追加
シミュレータ式試験装置として、機器情報を模擬した機器データを保有する一つのシミュレータ用パソコン13と、その機器データに対応する周辺情報を模擬した周辺データを保有する他の複数のシミュレータ用パソコンと、これら全てのシミュレータ用パソコンにシリアル伝送用変換器21を介して一括接続され、これらの各シミュレータ用パソコンに起動指令およびデータ読み出しを行わせる一括制御用パソコン19とを備える。 - 特許庁
To provide a simple waste water treatment testing method and device capable of a short-time measurement which predict a risk of activated sludge rising trouble due to denitrifying reactions in a sedimentation tank, evaluate the reactivities of the denitrifying reactions for judging whether nitrogen removal is normally performed or not in a biological denitrification method, and evaluate whether methane fermentation reactions are normally performed in anaerobic treatment.例文帳に追加
活性汚泥においては沈殿槽における脱窒反応による汚泥浮上トラブルの危険性を予知し、生物学的脱窒素法においては窒素除去が正常におこなわれるか否かを判断するための脱窒反応の反応性を評価し、嫌気性処理においてはメタン発酵反応が正常におこなわれているか否かを判断する簡便でしかも短時間で測定可能な廃水処理試験方法および装置を提供する。 - 特許庁
A heated platen assembly for use in a biological testing device is disclosed, having a heated platen defining a plurality of optical openings configured to permit radiation to pass through the heated platen, a light-transmissive slip cover configured to cover at least one of the plurality of optical openings, and a means for retaining the slip cover over the at least one of the plurality of optical openings.例文帳に追加
放射線が、加熱プラテンを通過すことを可能にするように構成される複数の光学的開口部を規定する加熱プラテンと、この複数の光学的開口部のうち少なくとも1つを覆うように構成される光透過型スリップカバーと、この複数の光学的開口部のうち少なくとも1つを覆ってスリップカバーを保持するための手段とを有する、生物学的試験デバイスにおいて使用するための加熱プラテンアセンブリが開示される。 - 特許庁
In this semiconductor testing device provided with a docking block, which is to be connected to a performance board and mounted to a handler base plate or the performance board, and a test socket mounted to the docking block, a docking plate for mounting the test socket is arranged, while a plate type docking base having a fitting hole, into which the docking plate is inserted and fitted, is arranged in the docking block.例文帳に追加
パフォマンスボードに接続されハンドラーベースプレートあるいは前記パフォマンスボードに取付けられるドッキングブロックと、このドッキングブロックに取付けられるテストソケットとを具備する半導体テスティング装置において、前記テストソケットが取付けられるドッキングプレートと、このドッキングプレートが挿入嵌め合わされて取り付けられる嵌合孔を有する板状のドッキングベースとを有するドッキングブロックを具備したことを特徴とする半導体テスティング装置である。 - 特許庁
The heated platen assembly for use in a biological testing device is disclosed having a heated platen defining a plurality of optical openings configured to permit radiation to pass through the heated platen, a light transmissive slip configured to cover at least one of the plurality of the optical openings, and a means for retaining the slip cover over at least one of the plurality of the optical openings.例文帳に追加
放射線が、加熱プラテンを通過すことを可能にするように構成される複数の光学的開口部を規定する加熱プラテンと、この複数の光学的開口部のうち少なくとも1つを覆うように構成される光透過型スリップカバーと、この複数の光学的開口部のうち少なくとも1つを覆ってスリップカバーを保持するための手段とを有する、生物学的試験デバイスにおいて使用するための加熱プラテンアセンブリが開示される。 - 特許庁
This semiconductor testing device provided with the semiconductor element attached to a substrate, the first heat sink with one face attached to the semiconductor element, and a coolant circulation pipe for cooling the first heat sink, is provided with the second heat sink with one face attached to the semiconductor element, and a Peltier element with one face attached to the other face of second heat sink and with the other face attached to first heat sink.例文帳に追加
基板に取り付けられた半導体素子と、この半導体素子に一面が取り付けられた第1のヒートシンクと、この第1のヒートシンクを冷却する冷却液循環パイプとを具備する半導体試験装置において、前記半導体素子に一面が取り付けられた第2のヒートシンクと、この第2のヒートシンクの他面に一面が取り付けられ他面が前記第1のヒートシンクに取り付けられたペルチェ素子とを具備したことを特徴とする半導体試験装置である。 - 特許庁
The tray has a plurality of guide pins which are inserted into at least some of the guide holes respectively whereby the semiconductor device can be fixed to the tray and a support section for supporting a part of the tape which supports close a part of the lead with which a measurement terminal for testing the electrical characteristics is brought into contact.例文帳に追加
表面に導電性のリードパターンを有するとともに複数のガイド孔を有する絶縁性のテープと、前記テープに固定される半導体チップと、前記テープに設けた所定のリードと前記半導体チップの所定の電極を電気的に接続する手段と、前記半導体チップを含む部分を覆う絶縁性の樹脂体とを有するテープキャリアパッケージ型半導体装置を収容するトレーであるとともに電気特性試験用のトレーをも兼ねるトレーであって、前記ガイド孔の少なくとも幾つかにそれぞれ挿入され、挿入によって前記半導体装置をトレーに固定することができる複数のガイドピンと、前記電気特性試験用の測定端子が当接される箇所のリード部分を支持するテープ部分を密着状態で支持する支持部分を有する。 - 特許庁
| 例文 |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|