「アドレス値」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

背景画面を保管しているメモリ１と、アイコンイメージを保管しているメモリ２とより画像データをＤＭＡ転送してＶＲＡＭ４へ転送する際、ＢＩＴＢＬＴ制御回路３で、ＣＰＵ６より設定したアイコンのスタートアドレス、アイコン範囲、重ねあわせ方法の設定値により、通常ソフト処理で実施しているＢＩＴＢＬＴをハードウェアにて実施する。例文帳に追加

When performing DMA transfer of image data by a memory 1 for storing a background screen and a memory 2 for storing an icon image to perform transfer to a VRAM 4, a BITBLT control circuit 3 executes BITBLT executed normally by the software process by the hardware by set values of a start address of an icon set by the CPU 6, an icon range, and a superimposing method. - 特許庁

パケットの暗号化と認証を行うセキュリティ通信プロトコルを用いたセキュリティ通信方法において、それぞれの機器を一意に定義することが可能なＩＤに基づく６０ビットのハッシュ値と１ビットの識別ビットを有するＩＰｖ６アドレスの下位６４ビットのインターフェースＩＤを生成し、インターフェースＩＤを用いて機器間のセキュリティ通信プロトコルの適用ルールを設定する。例文帳に追加

In this security communication method that uses a security communication protocol for performing packet encryption and authentication, a 60-bit hash value based on an ID that can uniquely define respective devices and a low-order 64-bit interface ID of an IPv6 address having a one-bit identification bit is generated, and the interface ID is used to set an application rule of the security communication protocol between devices. - 特許庁

そして、補正用演算装置２５は、時刻補正値Δτを参照することにより、正確なγ線吸収時刻である補正時刻情報（τ−Δτ）と、半導体検出器１ａ、１ｂ・・・１ｎ内部でのγ線の吸収位置Ｎ′を付加した高精度アドレス情報（Ｎ＊Ｎ′）とを、同時計数装置２６にそれぞれ出力する。例文帳に追加

A correction operation device 25 outputs correction time information (τ-Δτ) as a precise γ-ray absorption time, and high precision address information (N*N') in which the absorption position N' of the γ-ray inside the semiconductor detectors 1a-1n is added, respectively to a simultaneous counting device 26, with reference to the time correction value Δτ. - 特許庁

設定装置２２１は、入力装置１から入力されたブレークポイント設定コマンドのコマンド引き数に指定されたオブジェクトおよび停止位置に関する情報を、それに対応するプログラム中のオブジェクト記憶領域へのポインタと実行アドレスに変換し、その値をブレークポイント情報としてブレーク情報記憶装置３２に記憶する。例文帳に追加

A setting device 221 converts an object specified as a command argument of a brake point setting command inputted from an input device 1 and information concerned with a stop position into a pointer to an object storage area in its corresponding program and an execution address and stores these converted values in a brake information storage device 32 as brake point information. - 特許庁

ＩＰ電話機１０は、ログイン処理部１０−５１、ログアウト処理部１０−５２、設定値記憶部１０−６を備え、ログイン処理部は、利用者のユーザーＩＤとパスワードが入力されるとＩＰ電話機１０のＩＰアドレスと、ユーザーＩＤおよびパスワードを設定管理サーバ２０に送信し、ログイン要求を行なう。例文帳に追加

The IP phone 10 includes a login processing section 10-51, a logout processing section 10-52, and a setting value storage section 10-6, when a user ID and a password of a user are received, the login processing section transmits an IP address of the IP phone 1 and the user ID and the password to a setting management server 20 to make a login request. - 特許庁

そして、この補正アドレスを周波数補正データ記憶部１９３ｂに与えて、上記補正した正しい温度値に対応する周波数補正データを読み出し、この周波数補正データをＤ／Ａ変換器１９４Ａでアナログ制御電圧に変換して基準発振器１７の可変容量素子１７２に供給し、これにより基準発振周波数を温度補正するようにしたものである。例文帳に追加

Then the correction address is given to a frequency correction data storage section 193b, from which frequency correction data corresponding to the correctly corrected temperature are read, a D/A converter 194A converts the frequency correction data into an analog control voltage, which is fed to a varactor element of a reference oscillator 17 to correct a temperature of the reference oscillated frequency. - 特許庁

パチンコ機１の主制御基板において、ＣＰＵ１１１からＩＯにアクセスするためのイン／アウトコマンドが出力された時、エリア区分判定部１２０が、アドレス値に応じて、アクセス先をＩＯ、ＲＡＭ１１６のいずれかに切り換え、その結果に応じてＩＯ識別信号またはチップセレクタ信号ＭＣＳ０をアクティブにする。例文帳に追加

In a main control board of a Pachinko game machine 1, when an in/out command is outputted for accessing IO from a CPU 111, an area section determining part 120 switches the accessing location to the IO or to a RAM 116 according to access values and an IO identification signal or a chip selector signal MCS0 is made active according to the result. - 特許庁

Ｆｌａｓｈ ＩＦ１０は、ＣＰＵコア３０からの命令フェッチのアドレスとＢＰモニタレジスタ１４の値とを比較し、アクセス先が保護対象ブロックであるときには、セレクタ処理部１３はＰｒｏｔｅｃｔ−ＲＡＭ１１からの読み出しを選択して、読み出した保護対象ブロックのプログラムをＣＰＵコア３０に出力する。例文帳に追加

A Flash IF 10 compares the address of an instruction fetch from the CPU core 30 with a value of the BP monitor register 14 and, if an access destination is the block to be protected, a selector process unit 13 selects a read from the Protect-Ram 11 and outputs the program of the read block to be protected to the CPU core 30. - 特許庁

メモリアレイは、書き込み動作においてアドレス信号に従って書き込み選択とされるワード線から書き込み電圧が印加され、且つ、書き込みデータの論理値に従って書き込み選択ビット線と並列書き込み制限回路によりスイッチ制御されるトランジスタ（ＴＲ６）から書き込み電流が供給される不揮発性メモリセルを有する。例文帳に追加

The memory array has nonvolatile memory cells, in which a write voltage is applied from a write selection word line according to an address signal in the write operation and also a write current is supplied from a transistor (TR6) switching controlled by a write selection bit line and the parallel write restriction circuit according to logical values of write data. - 特許庁

走査電極とアドレス電極間に１フィールドに１回３００Ｖ以上の電圧を印加するプラズマディスプレイの駆動方法であって、プラズマディスプレイパネルの駆動回路２２に乱数発生部２５から得られる値に基づいた信号を入力し、電圧印加期間の配置をフィールド毎にランダムに配置するものである。例文帳に追加

In this method of driving a plasma display by applying a voltage equal to or higher than 300 V between a scanning electrode and addressing electrode once in a field, voltage applying periods are arranged on a random basis for every field by inputting a signal based on a value which is obtained from a random number generating part 25 to the driving circuit 22 of a plasma display panel. - 特許庁

分離回路から出力されるウォブルマーク信号は、ウォブルマーク検出回路で、しきい値レベルｔｈ１、ｔｈ２によって検出され、この検出信号をＬ/Ｇ識別回路に入力して、ウォブルマークがＰＰ１、ＰＰ２のいずれから出力されたかを識別し、Ｌ/Ｇ識別信号およびアドレス情報を出力する。例文帳に追加

The wobble mark signal outputted from the separating circuit is detected by threshold levels th1 and th2 in the wobble mark detecting circuit, inputs the detecting signal to the L/G identifying circuit, identifies from which of PP1 and PP2 the wobble mark has been outputted and outputs the L/G identifying signal and the address information. - 特許庁

複数のアドレス配置を有し、入力データを格納するメモリアレイと、前記入力データが格納され得る前記メモリアレイ内に形成されるバッファ領域の終了点を示すバウンダリポインタと、格納されている前記入力データの量に応じて前記バウンダリポインタの値を調整することを特徴とする。例文帳に追加

The FIFO memory device is provided with a memory array having a plurality of address arrangements and capable of storing input data and a boundary pointer indicating the end point of a buffer area to be formed in the memory array capable of storing the input data and characterized by controlling the value of the boundary pointer in accordance with the volume of the input data. - 特許庁

本発明の一態様に係るＩＰｖ６ネットワークシステムでは、ＩＰｖ６ネットワークに接続されたＭＦＰ装置等のＩＰｖ６パケットのＩＰアドレスに含まれる装置に固有なインターフェースＩＤの値により、ＩＰパケット転送におけるフィルタリング並びに上位サービスの機能制限を行う。例文帳に追加

In the IPv6 network system relating to one embodiment, according to a value of a device intrinsic interface ID contained in an IP address of an IPv6 packet of an MFP device or the like connected to an IPv6 network, filtering and high-order services in IP packet transfer are functionally limited. - 特許庁

このＳ／Ｎマッチングパターンは、任意のサンプル点から次のＳＰパス処理対象サンプル点にジャンプ可能な場合におけるパターンが設定されたものであり、現在のＳ／Ｎマッチングパターンと一致するパターンから得られたジャンプアドレス値により、次のＳＰパス処理対象サンプル点にジャンプする。例文帳に追加

In the S/N matching pattern, a pattern where it is possible to jump from an arbitrary sample point to a next SP pass processing target sample point is set, thus jumping to the next SP pass processing target sample point according to a jump address value obtained from a pattern that coincides with the current S/N matching pattern. - 特許庁

各プロセス１０１〜１０３の間に、メッセージを書き込むための共有メモリ１１１，１１２と、この共有メモリ１１１，１１２に書き込まれたメッセージの先頭アドレスをメッセージ識別子として記録するための名前付きパイプ１２１，１２２と、を備え、さらにセマフォ値の増減により共有メモリ１１１，１１２への排他制御を行うセマフォ１３１，１３２と、を備えるようにした。例文帳に追加

In this system, shared memories 111 and 112 for writing messages, and pipes 121 and 122 with names for recording the leading addresses of the messages written in the shared memories 111 and 112 as message identifiers, and semaphores 131 and 132 for operating exclusive control to the shared memories 111 and 112 according to the increase and decrease of semaphore values are provided among respective processes 101-103. - 特許庁

加入者ユーザ収容ノード１〜４で、単位時間当たりに各転送経路へ出力される転送フレーム数を観測し、任意の転送経路で転送フレーム数がしきい値を超えた際に、転送テーブルを制御して、当該転送経路を使用する宛先ユーザアドレスの任意のエントリに対して、当該転送経路の経路識別子以外の経路識別子を割り当てる。例文帳に追加

At subscriber user accommodation nodes 1 to 4, the number of transfer frames outputted to each transfer path in every unit time is observed and when the number of transfer frames exceeds a threshold on an arbitrary transfer path, a transfer table is controlled to allocates a path identifier other than the path identifier of the transfer path to an arbitrary entry of the address of a destination user using the transfer path. - 特許庁

データ通信を行うことができる情報通信端末から無線通信網、インターネットを介して、占いに要する情報および電子メールアドレスなどの個人情報を入力し、運勢変化日算出手段により周期的に変化する運勢変化日を計算して求め、さらに運勢変化度算出手段で運勢の変化度合いを数値的に表す。例文帳に追加

Information required for fortune telling and personal information such as an electronic mail address are input from an information communication terminal capable of performing data communication through a radio communication network and the Internet, a periodically changing date of change in fortune is calculated by a fortune change date calculating means and obtained, and the magnitude of change in fortune is expressed numerically by a means to calculate the magnitude of change in fortune. - 特許庁

そして、補正用演算装置２５は、時刻補正値Δτを参照することにより、正確なγ線吸収時刻である補正時刻情報（τ−Δτ）と、半導体検出器１ａ、１ｂ・・・１ｎ内部でのγ線の吸収位置Ｎ′を付加した高精度アドレス情報（Ｎ＊Ｎ′）とを、同時計数装置２６にそれぞれ出力する。例文帳に追加

A correction operation device 25 outputs correction time information (τ-Δτ) as the precise γ-ray absorption time and high precision address information (N*N') in which the absorption position N' of the γ-ray inside the semiconductor detectors 1a, and 1b-1n is added, to a simultaneous counting device 26, with reference to the time correction value Δτ. - 特許庁

再生制御情報に対応した多値周波数変調によりウォブル周期の長短が変調されたウォブルトラック（９ａ）を備えた情報記憶媒体（９）であって、前記再生制御情報は、ヘッダデータ及びアドレスデータを含み、前記ヘッダデータは、一定周波数で示されたＶＦＯ領域を含む。例文帳に追加

In this information storage medium (9) provided with a wobble track (9a), wherein the length of a wobble cycle is modulated by multivalued frequency modulation corresponding to reproduction control information, the reproduction control information includes header data and the address data, and the header data includes a VFO area shown by a constant frequency. - 特許庁

Ｗｅｂサーバは、ネットワークを介してＷｅｂページをクライアント端末へ送信し、前記Ｗｅｂページから入力されたタンクレベル等の情報を記述した電子メールを自動で固定の電子メールアドレスに送信し、かつデータベースサーバにて作成されたＬＮＧタンクレベルの目標値達成シミュレーション結果を保持する。例文帳に追加

The Web server sends a Web page to a client terminal via a network, automatically sends an e-mail describing information such as a tank level input from the Web page to a fixed e-mail address, and holds a target value achieving simulation result of the LNG tank level created by the database server. - 特許庁

それぞれが、転送情報のブロックを示す、転送元アドレス情報６１２／６２２および転送バイト数情報６１３／６２３を含む、１以上のディスクリプタ６１０／６２０；および、これらのディスクリプタの情報が指定する転送情報をメモリ６３０／６４０から読出す転送制御手段４００；を備えるＤＭＡ装置において、ディスクリプタに転送時間最小値および最大値を含み、転送制御手段は、最小値に満たない転送のときには最小値になるまで次のディスクリプタの情報読取りを遅延し、最大値を越えるときには、そこで転送処理を中断する。例文帳に追加

When it exceeds the maximum value, a transfer processing is interrupted. - 特許庁

処理がまだ実行されていない場合には，入力値，及び出力値への参照情報を前記タスクキュー上に作成する工程と，出力値への記憶領域を前記出力アドレスバッファ，及び出力インデックスバッファに割り当てる工程と，入力値，及び出力値への参照情報をタスクキュー上に作成してシェーダステージにおける処理が完了したことを示す工程とを実行する。例文帳に追加

When the processing is not executed yet, a step for preparing reference information to input values and output values on a task queue; a step for assigning storage regions to the output values to an output address buffer and an output index buffer; and a step for preparing the reference information to the input values and the output values on the task queue and showing the completion of the processing at the shader stage are executed. - 特許庁

アイソクロナス・アウト転送送信データ処理回路１３は、これらフレーム番号値を送り出した後には、前記開始フレーム番号値のフレーム番号を含む前記フレーム開始パケットが送られてから、前記終了フレーム番号値のフレーム番号を含む前記フレーム開始パケットが送られるまでの間は、前記転送先アドレス指定パケットを送り出さずに、前記受信装置に対して前記転送データパケットを送り出す。例文帳に追加

An isochronous out transfer transmission data processing circuit 13 does not send a packet whose transfer destination address is designated but sends out a transfer data packet to the reception device until a frame start packet including the frame number of the termination frame number value is sent after the frame start packet including the frame number of the start frame number value is sent after the frame number values are sent out. - 特許庁

本発明は、楽音波形を所定の標本化周波数で標本化した標本値を記憶アドレス順に記憶した波形メモリが搭載された拡張波形ボード、およびその拡張波形ボードが装着されその拡張波形ボードから標本値を読み出して楽音波形を再生する電子楽器に関し、大きなコストアップや部品管理上の問題の発生を避けた上で将来の性能の向上に応じて動作を最適化することのできるシステムを構成する。例文帳に追加

To configure a system capable of optimizing operation according to future improvement in performance avoiding occurrence of a large increase in costs and a problem of parts management, concerning an electronic musical instrument which reads sampled values from an extended waveform board with mounted waveform memory storing the values sampled by sampling a musical sound waveform in order of storing addresses with a prescribed sampling frequency, and reproduces the musical sound waveform. - 特許庁

従来の位相同期回路では、混信波があると、同期動作の不良を引き起こすという問題点があり、また、混信条件下でも高精度な再生クロックを得るよう提案された位相同期回路では、レベル最大値の検出誤差によりレベル最大値アドレスがばらつき、位相差０付近で再生クロックが不安定（ジッタ）になるという点についての配慮が不十分であったため、ジッタを防ぎ、安定した再生クロックを生成する位相同期回路を提供する。例文帳に追加

To provide a phase locked loop capable of generating a regenerative clock with high accuracy, further preventing the regenerative clock from being an unstable state (jitter) near 0 phase difference and generating a stable regenerative clock even when an interference wave is included in a synchronizing signal into which a synchronizing signal is periodically inserted. - 特許庁

演算処理を実行するためのパラメータデータを格納するデータベースからパラメータデータを取得し、タグ値のアドレスに基づいてパラメータデータを分類し、分類により区分けされた区画ごとにパラメータデータを振り分けてデータベースの対象の区画の末尾に追加して格納する分類処理をし、データベースからパラメータデータを取得し、データとタグ値に基づいて予め決められた演算処理をする演算処理方法である。例文帳に追加

The arithmetic processing method comprises: acquiring parameter data from a database storing parameter data used for arithmetic processing; classifying the parameter data based on the address of a tag value, sorting the parameter data to each section divided by the classification, and storing the data at the end of a target section of the database; and acquiring the parameter data from the database to perform predetermined arithmetic processing based on the data and the tag value. - 特許庁

ＬＡＧリンクのマルチキャストフロー下流側端点の装置において、特定の（Ｓ，Ｇ）のマルチキャストフローの断を直接的または間接的に検出し、同フロー断検出を契機として当該マルチキャストフローに関するマルチキャストルーティングテーブル上のマルチキャスト受信インタフェースとマルチキャスト上流ネイバーアドレスの値を直接的または間接的に変更することにより、当該フローの経路切替を動作させる。例文帳に追加

A device at the downstream side endpoint of the multicast flow of the LAG link directly or indirectly detects an interruption of a multicast flow of a specific (S, G), and switches paths of the flow by directly or indirectly changing a multicast receiving interface on a multicast routing table about the multicast flow and a value of a multicast upstream neighbor address when the flow interruption is detected. - 特許庁

本発明は、非接触ＩＣタグの付いた結婚式招待状１を招待者に送付することにより行う結婚式のサポートシステムであって、当該招待状の非接触ＩＣタグ３には、主催者および招待者に関する情報と、主催者および招待者の識別番号と、引き出物に関する金額価値が記録されており、招待状には新郎新婦のホームページアドレスが記載されている、ことを特徴とする。例文帳に追加

The support system for the wedding ceremony sends the wedding ceremony invitation card 1 with the contactless IC tag to invitees; and information regarding the inviter and invitees, the identification numbers of the host and invitees, and amount value regarding gifts are recorded on the contactless IC tag 3 of each invitation card and the homepage address of the bride and groom is entered into the invitation card. - 特許庁

ウォブル情報検出方法では、このような光ディスクからウォブル信号を検出してアドレス情報を復調する際に、偶数次の高調波信号及びデータクロックを生成し、再生したウォブル信号に対して生成した偶数次の高調波信号を乗算し、乗算して得られた信号をデータクロック毎に積算し、データクロックの終了エッジでの積算値に基づきデジタル情報の符号を判断する。例文帳に追加

In detecting a wobble signal from such an optical disk and demodulating the address information, a wobble information detecting method generates an even- ordered harmonic signals and a data clock, multiplies a reproduced wobble signal by the generated even-ordered harmonic signals, accumulates signals obtained by multiplication in each data clock and determines the code of digital information on the basis of an integrated value at the end edge of the data clock. - 特許庁

記憶手段32は読み出しアドレスに計数値13と同相ベースバンド信号データ19と直交ベースバンド信号データ20と搬送波周波数選択信号17を入力し、選択したい周波数の搬送波で同相および直交ベースバンド信号データを直交変調した直交変調信号データを格納しており、変調周波数選択信号17によって選択された周波数の搬送波で直交変調された直交変調信号データが出力される。例文帳に追加

A storage means 32 inputs a counted value 13, co-phase base band signal data 19, orthogonal base band signal data 20, and carrier wave frequency selection signal 17 to a reading address, and stores orthogonal modulated signal data obtained by orthogonally modulating the co-phase and orthogonal base band signal data by a carrier wave with frequencies to be selected. - 特許庁

レジスタ設定値または画素データからなる処理対象データに制御情報が付加された形態のコマンドを処理する画像処理モジュールを有する画像処理装置は、処理対象データが格納された連続する第１のアドレス空間から、ダイレクトメモリアクセスにより処理対象データを順次に読み出し、読み出した処理対象データにコマンド化のための制御情報を付加することにより画像処理モジュールが処理可能なコマンドを生成し、該コマンドを画像処理モジュールへ転送する。例文帳に追加

The image processing apparatus having an image processing module for processing a command obtained by adding control information to data composed of a register set value or pixel data successively reads data to be processed from a continuous first address space storing the data by direct memory access, generates a command processable by the image processing module by adding control information for forining the command to the read data, and transfers the generated command to the image processing module. - 特許庁

アレーアンテナ２５が受信した信号を演算処理して複数の受信ビームを発生するビーム発生部３８と、この受信ビームをウェイト値を使用して適応処理しビームを再合成するビーム適応処理部２７と、再合成したビームを復調する復調部２８と、受信ビームのレベル比較を行い、レベルの大きいものから３つを選定するビーム出力比較部３９と、ウェイト値を記憶したウェイト値格納部４１と、選定したビームの組合わせに基づいて格納部からウェイト値を読出して適応処理部に供給するアドレスポインタ作成部４０とを備え、受信直後は、格納部から読出したウェイト値に基づいてビーム合成を行い、所定時間経過後は、適応処理部が行う適応処理の過程で制御するウェイト値によりビーム合成を行う。例文帳に追加

Then, the beams are put together based on the weight read from the storage part immediately after the reception and the beams are put together by the weight controlled in the process of the adaptive processing performed by the adaptive processing part after the elapse of a prescribed time. - 特許庁

０または１の値をとるビットＬＲＵ０、ビットＬＲＵ１とともに、データおよびアドレスをそれぞれ保持する二つの一次ウェイＷＡＹ０および一次ウェイＷＡＹ１を有する一次キャッシュメモリ１１と、ビットＬＲＵ０、ビットＬＲＵ１のパターンに基づいて、一次ウェイＷＡＹ０、一次ウェイＷＡＹ１のうちいずれのウェイが、時間的に最も長い間アクセスされていないデータを保持するオールドウェイであるかを判定する一次オールドウェイ判定回路１３と、オールドウェイがアクセスされた場合、当該オールドウェイに保持されているビット（ビットＬＲＵ０またはビットＬＲＵ１）のみを反転せる一次キャッシュ制御回路１４とを備えている。例文帳に追加

The cache memory has a primary cache memory 11 which has primary ways WAY0 and WAY1 containing data and address with bit LRU0 and 1, circuit 13 for determination of the above WAYs as old way which is not accessed for the most long time, and a circuit 14 for control the primary cache by inverting only the bit (bit LRU0 or LRU1) in the above old way. - 特許庁