「順序論理」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

またサーマルヘッドを物理ブロック又は論理ブロックごとに印刷する場合には、ＳＭの１ステップごとにブロックの通電順序を変更するとともに、１ステップごとに全ブロックに通電する。例文帳に追加

In the case of printing of a thermal head for every physical block or every logical block, an energization sequence of blocks is changed for each step of the SM, and all blocks are energized for each step. - 特許庁

抽出したグループと順序をスキーマ情報ＤＢに記憶された複数のスキーマ情報を参照して入力帳票の論理構造を推測し、帳票の候補リストを動的に生成する。例文帳に追加

By reference to a plurality of pieces of schema information stored in the schema information DB, the logical structure of the input business form is inferred from the extracted groups and order to generate a candidate list for the business form dynamically. - 特許庁

一つの表示されたタスクを所望の順序付き論理関係を示すリンク５６ａで他のものに接続することにより、選択されたタスク間の関係が構成される。例文帳に追加

One displayed task is connected to another by a link 56a indicating a desired sequence logical relation to constitute a relation between selected tasks. - 特許庁

論理回路ＬＧＣ内の制御回路ＣＴＲにより、読み込んだプログラム１００に記述された依存関係１０９を基にして演算の実行順序を決定する。例文帳に追加

Then, the performance order of the arithmetic operation is decided based on the dependency 109 described in the read program 100 by the control circuit CTR in the logic circuit LGC. - 特許庁

記録領域がブロック単位で管理される記録媒体に記録されたファイルの論理的な順序を管理するためのファイル管理情報が失われても、ファイルにアクセスすることができるようにする。例文帳に追加

To permit access to a file recorded on a recording medium, for which recording areas are managed in the unit of a block, even when file managing information for managing the logical order of the file is lost. - 特許庁

このようなデータ変換は、例えば、ダミータグの挿入、論理構造の変更、タグ名の変更、エレメントの出現順序の変更、単位の変更（単位の変更に伴う値の変更を含む。）などで構成される。例文帳に追加

The data conversion is composed of the inversion of a dummy tag, the change of a logical structure, the change of a tag name, the change of the order of the appearance of element and the change of a unit (including the change of a value accompanying the change of the unit). - 特許庁

またサーマルヘッドを物理ブロック又は論理ブロックごとに印刷する場合には、ＳＭの１ステップごとにブロックの通電順序を変更するとともに、１ステップごとに全ブロックに通電する。例文帳に追加

When a thermal head is to perform printing for each of physical blocks or logical blocks, the conducting order of the blocks is changed in every step of the SM, and power is distributed to all the blocks in each step. - 特許庁

データの論理的順序を、ユーザに対するデータの重要性を示すことのできる関連性基準と有利に組み合わせることによって、データ管理を行なう。例文帳に追加

Data management is carried out so that a logical order of data is favorably combined with references of relevance capable of showing the importance of data to users. - 特許庁

フルスキャン順序回路に含まれるスキャンセルの出力について、スキャンキャプチャの前後において発生する論理値の相違が低減されるようなテストベクトル集合の生成を行う生成装置等を提供する。例文帳に追加

To provide a generation device or the like for generating a test vector set, capable of reducing the difference between each logic value generated before and after scan capture, concerning the output of a scan cell included in a full-scan sequential circuit. - 特許庁

工程の実行を行うユニット制御部の他に製造手順の論理的実行順序から次に実行される可能性のあるユニット制御部にも実行予定情報として送達し格納しておく。例文帳に追加

In addition to the unit control part which performs the process, the information is transmitted as implementation schedule information to and stored in a unit control part to possibly be implemented from the logical implementation order of the manufacture procedure. - 特許庁

仮想的に遅延を積極的に定義することにより、実行モジュール１４の実行結果を示す論理値に実行順序に依存する相違が存在するかしないかの存否が確実に判断されうる。例文帳に追加

Delay is virtually and positively defined and then it is surely judged whether or not the logical value showing the execution result of the execution module has a difference depending upon the execution order. - 特許庁

テストポイント挿入方法は、ネットリストから複数のロジックコーンを抽出する工程と、複数のロジックコーンの各々に示される論理セルの接続関係に基づいて、複数のロジックコーンに対して一の順序を生成する工程と、その順序に従って順に複数のロジックコーンの各々にテストポイントを設定する工程とを備える。例文帳に追加

A test point insertion method includes: extracting a plurality of logic cones from a net list; generating an order for the plurality of logic cones based on a connection relation of logic cells in each of the plurality of logic cones; and setting a test point in each of the plurality of logic cones in turn in accordance with the order. - 特許庁

本発明による方法は、パストランジスタ論理回路を構成する方法であって、ＣＭＯＳ論理合成アルゴリズムを利用して論理合成を行うステップと、所定の制約条件に応じて、前記論理合成の結果からそれぞれ変数順序を有する複数の二分決定木を生成するステップと、前記複数の二分決定木をマッピングすることにより、それぞれ１以上のパストランジスタを含む複数のパストランジスタ論理回路を得るステップとを包含する。例文帳に追加

The method for constituting a pass transistor logic circuit includes a step for logic composition using CMOS logic composing algorithm, a step for generating binary decision trees each having a variable order from the result of the logic composition in accordance with specified constraints, and a step for obtaining a plurality of pass transistor logic circuits each including ≥1 pass transistor by mapping the binary decision trees. - 特許庁

論理的構成を変更する機能を有する論理回路装置に対し、書き込み機能を有する構成情報生成装置１００において、複数の構成情報間との差分情報を抽出する差分情報抽出部と、前記差分情報に基づいて、前記構成情報間のつながりを示す関係グラフを生成するグラフ生成部と、前記関係グラフを巡回する順序情報を生成する順序情報生成部と、を備える。例文帳に追加

The configuration information generator 100 which has writing functions for logic circuit devices provided with functions to change logical configurations has a difference information extraction part which extracts difference information between a plurality of configuration information, a graph generator which generates relationship graphs that indicate relationships between the configuration information on the basis of the difference information, and an order information generator which generates order information that travels the relationship graphs. - 特許庁

第2実施形態ではフォーマッティング、仕上げ、及びプリントに関するオプションからなる一連のメニューが所定のドキュメント生成及びプリントワークフローの各ステップにより順序付けされた論理的な一組の表示画面としてユーザに提示される。例文帳に追加

In a second execution configuration, a series of menus constituted of options related with formatting, finish, and print is presented to the user as a logical set of display pictures sequenced by each step of prescribed document generation and a print workflow. - 特許庁

本発明は、高速再転送アルゴリズムが採用され、論理回線ごとの遅延差によってＴＣＰパケットの到着順序が入れ替わる場合でも、ＴＣＰ伝送のスループットを向上させることができるＴＣＰ転送装置を提供する。例文帳に追加

To provide a TCP transfer apparatus which can improve TCP transmission throughput even in cases where a high-speed retransfer algorithm is adopted and the order in which TCP packets arrive is altered by a difference in delay per logic line. - 特許庁

上記課題を解決するために本発明は、描画論理順序判定をし、描画領域判定をし、 透過変換判定をおこない、透過に変換すべきと判断された場合に、対象パターンを透過オブジェクトへ変換するパターン変換することを特徴とする。例文帳に追加

To solve the problem, an image processing apparatus converts a targeted pattern into the transmission object when the pattern is determined to be converted into the transmission object after drawing logic sequence decision, drawing region decision and transmission conversion decision are performed. - 特許庁

状態遷移テーブル作成手段１１は、ループ処理又はタイミング制御に関して状態数及び各状態における処理を割り当て、論理回路の処理順序に従って状態番号等を含む状態遷移テーブルを作成する。例文帳に追加

A state transition table creating means 11 assigns the number of states and the processing in each state with respect to the loop processing or the timing control, and creates a state transition table including a state number and the like in accordance with processing order of the logical circuit. - 特許庁

前記複数の単位論理回路の各々は、メモリ装置１０２から順次に読み出す前記第１及び第２の設定情報に基づいてロジックセル３００とクロスコネクトスイッチ３０１の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う。例文帳に追加

Each of the plurality of unit logic circuits sequentially changes part or all of functions of the logic cell 300 and the cross connect switch 301 on the basis of the first and second setting information sequentially read from the memory device 102 and carries out operations of a prescribed sequence circuit. - 特許庁

複数の単位論理回路の各々は、メモリ装置１０２から順次に読み出す前記第１及び第２の設定情報に基づいてロジックセル３００とクロスコネクトスイッチ３０１の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う。例文帳に追加

Each of a plurality of unit logic circuits sequentially changes part or all of functions of the logic cell 300 and the cross connect switch 301 on the basis of the first and second setting information sequentially read from the memory device 102 and carries out operations of a prescribed sequence circuit. - 特許庁

ＯＬＴ１０のＬＬＩＤ付与回路３５は、所定時間内に到達したＯＮＵ１８−１〜１８−ｎからの応答メッセージをバッファ３４に格納し、優先度テーブル３６と記載される優先度に従う順序での当該ＯＮＵ１８−１〜１８−ｎの各アプリケーションに論理リンクを付与する。例文帳に追加

An LLID addition circuit 35 of the OLT 10 stores the response message arriving from the ONU 18-1 to 18-n within prescribed time into a buffer 34, and a logical link is given to each application of the ONU 18-1 to 18-n in an order following priority listed in a priority table 36. - 特許庁

演算回路ＡＬＵ１〜ＡＬＵ３と制御回路ＣＴＲから構成される論理回路ＬＧＣ（ハードウェア）に与えるプログラム１００内に、実行すべき演算ＯＰ１〜ＯＰ５と、その演算を実行するための実行順序制約（依存関係）１０９を記述する。例文帳に追加

A program 100 applied to a logic circuit LGC(hardware) constituted of arithmetic circuits ALU1 to ALU3 and a control circuit CTR is described with arithmetic operations OP1 to OP5 to be performed and a performance order constraint(dependency) 109 for performing the operations. - 特許庁

複数の単位論理回路の各々は、メモリ装置１０２から順次に読み出す前記第１及び第２の設定情報に基づいてロジックセル３００とクロスコネクトスイッチ３０１の一部又は全ての機能を順次に変更して所定の順序回路の動作を行う。例文帳に追加

Each of a plurality of unit logic circuits sequentially changes part or all of the functions of the logic cell 300 and the cross-connect switch 301 to perform operations of prescribed sequence circuits on the basis of the first and second setting information items sequentially read from the memory device 102. - 特許庁

タスクが非シーケンス的な方法で規定されることを可能にし、また、規定されたタスクのサブセットの論理的順序に、作業プロジェクトの様々な要素の間の相関関係を獲得させるようにするシステム及び方法を提供する。例文帳に追加

To obtain a method and a system which allowing tasks to be prescribed in a non-sequential method and acquiring correlation between various elements of a work project in the logical order of sub-sets of prescribed tasks. - 特許庁

また、本画像処理装置は、処理する順に画像データにおける画素ごとの属性を解析し、解析した属性ごとに対応する論理回路へ切り替える総切替時間を処理する順序を考慮して求め、当該総切替時間に基づいて、固定する回路構成面へ構成する論理回路を決定する。例文帳に追加

The processing apparatus analyzes attribute for each pixel in image data in order of processing, considers and obtains order of processing of a total switching time for switching a circuit to a corresponding logic circuit for each analyzed attribute, and determines a logic circuit configured into a circuit configuration plane to be fixed on the basis of the total switching time. - 特許庁

論理回路に順序回路が含まれていても、スキャン回路を導入することなく、ＡＴＰＧを用いて論理回路に対するテストパターンを簡易に作成することができる故障検証用テストパターン生成方法及びその装置、故障検証方法及びその装置、並びにプログラムを提供すること。例文帳に追加

To provide a test pattern generation method for failure verification and its device to simply prepare a test pattern with respect to a logic circuit by using an ATPG without introducing a scan circuit even if a sequence circuit is included in the logic circuit, and to provide a failure verification method and its device, and a program. - 特許庁

回線定義ファイルにより、宛先プログラム名と、使用する論理回線Ｌ２〜Ｌ４名との対応関係がわかるため、このファイルに従って、使用する論理回線Ｌ２〜Ｌ４を決定することにより、送信側ノード１から受信側ノード２に送信されるトランザクションの順序性を保証することができる。例文帳に追加

Since a correspondence relation between the name of a destination program and a logical line L2 to L4 to use is known by the line defining file, the line L2 to L4 to use is decided in accordance with this file to ensure the order of transaction to be transmitted to the node 2 from the node 1. - 特許庁

転流シーケンス切り替え回路群５は、電圧方向検出回路群７の出力とＰＷＭ指令と同一出力相内の順方向半導体スイッチを駆動する他のゲート信号の論理状態に基づいて、電源短絡及び出力開放が発生しないように双方向スイッチ１０〜１８の点弧順序を切り替える。例文帳に追加

A group 5 of commutation sequence switching circuits switch the order of ignition of the bidirectional switches 10-18, so that power shortage or output opening does not occur, based on the output of the group 7 of the voltage direction detecting circuits and the logical state of other gate signals for driving the forward semiconductor switches in the same output phase as a PWM command. - 特許庁

ＬＡＮプロットコル・ソフトウェアによる制御のもとに交わされる通信データのロギング方式において、各論理回線毎にデータの通信量によらず回線の切断、接続および障害等の制御用のログデータを保存すると共に、物理回線上のデータの通信順序を保存することができるロギングデータの管理方式を提供することを目的とする。例文帳に追加

To provide a managing system for logging data, with which log data for controlling the disconnection/connection of a line or fault are preserved for each logic line in spite of the communication quantity of data and the communication order of data on a physical line can be preserved concerning a logging system for communication data to be exchanged under the control of LAN protocol software. - 特許庁

ソフトウェアで駆動される論理エミュレーションシステムであって、組合わせ回路モデルまたはメモリモデルをエミュレートする組合せ回路プロセッサと、主として順序回路モデルをエミュレートし、上記組合せ回路に入力信号を与える複数の制御プロセッサと、組合わせ回路プロセッサの複数の出力を選択して制御プロセッサに出力する複数のマルチプレクサによって構成される。例文帳に追加

This logical emulation system is driven by software and constituted of a combination circuit processor to emulate a combination circuit model or a memory model, plural control processors to mainly emulate an sequence order circuit model and to provide the combination circuit with an input signal and plural multiplexers to select plural outputs of the combination circuit processor and to output them to the control processors. - 特許庁

また、チェックサム１５の各ビットは、前記データスライスそれぞれのビットの順序において同じ位置にあるすべてのビットに排他的論理和演算を行うことにより決定され、それによって、複数ビット誤りを有するデータスライスの訂正を可能にするのに十分な情報をチェックサム１５に提供する。例文帳に追加

Further, each of the bits of the check sum 15 is determined by exclusively ORing all bits at the same positions in the order of the bits of the data slice and then information which is enough to correct the data slice having a multi-bit error is provided for the check sum 15. - 特許庁

構造化文書を扱う文書管理システムにおいて、論理構造位置を特定するための情報を、最上位階層から順にタグ名を連ねて記述したパス名称と、パス名称の各階層の出現順序を連ねて記述したパス階層で管理することにより、様々な構造化文書検索を実現することができる。例文帳に追加

In a document management system for dealing with structured documents, various kinds of structured document retrievals are enabled by managing information for identifying a logical structure position with a path name described by sequentially arranging tag names from an uppermost hierarchy and a path hierarchy described by arranging an appearance sequence of the hierarchy of the path name. - 特許庁

構造化文書を扱う文書管理システムにおいて、論理構造位置を特定するための情報を、最上位階層から順にタグ名を連ねて記述したパス名称と、パス名称の各階層の出現順序を連ねて記述したパス階層で管理することにより、様々な構造化文書検索を実現することができる。例文帳に追加

In a document management system for handling structured documents, the information for specifying a logical structure position is managed with a pass name with tag names continuously described in order from the top hierarchy and a pass hierarchy with appearing orders of each hierarchy of the pass name continuously described, whereby various structured document retrievals can be realized. - 特許庁

論理回路の演算または制御アルゴリズムをＣ言語によって記述したアルゴリズムＣ記述１を、機能Ｃ変換システム２０において、処理単位で複数の状態に分割し、分割した処理の実行順序を状態の遷移として記述して、制御記述が埋め込まれた機能Ｃ記述２を生成する。例文帳に追加

A function C conversion system 20 divides an algorithm C description 1 obtained by writing an operation or control algorithm of a logic circuit in a C language into a plurality of states in a processing unit, describes performance orders of divided processing as a state transition and generates a function C description 2 with a control description embedded therein. - 特許庁

論理的に多重化されたＶＬＡＮの数に従って各ＶＬＡＮにそれぞれ対応するキューを作成し、受信したパケットのＶＬＡＮ ＩＤおよび宛先ＩＰアドレスに基づき、この受信パケットが所属するＶＬＡＮのキューにこのパケットのデータを振り分け、次に複数のキューにそれぞれ振り分けられたパケットのデータを各キューから所定の順序で送出する。例文帳に追加

The method for repeating the packet comprises the steps of forming queues corresponding to respective LANs according to the number of logically multiplexed VLANs, distributing data of the packet to the queues of the VLANs in which receiving packets belongs based on the VLAN ID of the received packet and a destination IP address, and then sending the data of the packets distributed to the plurality of the queues from the queues in a predetermined order. - 特許庁