「Addition and subtraction」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The point processing module 13 executes processes (addition, subtraction, shift) for the accounts 30 of the subscriber according to the contents of the point processing request and notifies a point use history reporting module 16 of the processes executed.例文帳に追加

ポイント処理モジュール１３は、ポイント処理要求の内容に基づいて該当加入者のアカウント３０に対する処理（加算、減算、移行）を実行し、実行内容をポイント利用履歴報告モジュール１６へ伝える。 - 特許庁

An arithmetic setting circuit 32 obtains a reference set signal RSS corresponding to a conversion rate of each gradation zone from reference values J0 to J4 inputted to a set value register 31 and outputs the signal RS to an addition/subtraction circuit 33.例文帳に追加

演算設定回路３２は、設定値レジスタ３１に入力される基準値Ｊ０〜Ｊ４から各階調帯の変換率に応じたリファレンスセット信号ＲＳＳを求めて、加減算回路３３へ出力する。 - 特許庁

A correction image pixel decision condition storage section 5 stores a threshold value 31 to decide a corrected pixel and an addition/subtraction storage section 8 stores two correction values 33, 34.例文帳に追加

補正画素決定条件記憶部５は補正画素を決定するためのしきい値３１を、加減算値記憶部８は２つの補正値３３、３４を記憶している。 - 特許庁

As this utilization device, a spherical body counting controller 200/a pachinko stand island device 500 or the like for performing the addition/subtraction counting of the spherical body, flow passage control and alarm control based on the discrimination of the passing direction can be provided.例文帳に追加

利用装置として、通過方向の判別にもとづく球体の加減計数、流路制御、警報制御などを行う球体計数制御装置２００・パチンコ台島装置５００などを提供できる。 - 特許庁

When addition/subtraction buttons 29, 30 are depressed to adjust the number of prints and a determination button 31 is depressed, number of print data denoting the number of prints are input.例文帳に追加

加算／減算ボタン２９、３０を押圧してプリント枚数を調節し、決定ボタン３１を押圧すると、プリント枚数の枚数データが入力される。 - 特許庁

A position signal forming means 304 obtains a root apex position detection signal through computation by addition or subtraction using the first current value and the computation valve.例文帳に追加

そして位置信号形成手段３０４は、前記第１の電流値と前記演算値とを用いて、加算又は減算による演算で根尖位置検出信号を得る。 - 特許庁

If a piece of data in ROM data corresponding to an image quality mode is equal to the corresponding ROM data, adjustment data is determined to be valid and set in a device after it has been subjected to addition/subtraction operations.例文帳に追加

画質モードに対応しているＲＯＭデータの一つと、対応ＲＯＭデータが等しい場合、調整データは有効とされ、加算／減算された上でデバイスへ設定される。 - 特許庁

Further, an operating section 12b that outputs a selection signal SEL showing a calculated value resulting from addition or subtraction between the offset value M1 and a value of a single-digit multi-value display data signal S1 transmitted immediately before is provided.例文帳に追加

さらに、オフセット値Ｍ１と直前に送信された１桁の多値表示データ信号Ｓ１の値とで加算又は減算を行った算出値を示す選択信号ＳＥＬを出力する演算部１２ｂを設ける。 - 特許庁

An up-down counter 16 executes addition calculation whenever the normal direction detection signal is supplied, and executes subtraction calculation whenever the reverse direction detection signal is supplied.例文帳に追加

アップダウンカウンタ１６は、正方向検出信号が供給される毎に加算計数を行い、逆方向検出信号が供給される毎に減算計数を行う。 - 特許庁

A bit Ci+1 of a CPU register is tested by a temporary register while designating an address and the conditional addition/subtraction of the coordinate of a second input vector Xij is executed.例文帳に追加

ＣＰＵレジスタのビットＣ_i+1がアドレス指定されテンポラリレジスタでテストされ第２の入力ベクトルＸ_ijの座標の条件付き加減算が実施される。 - 特許庁

The calculation means is configured such that data indicating the positive or negative of the error included in each digital error signal is used to control the addition and subtraction.例文帳に追加

前記演算手段は、前記各ディジタル誤差信号に含まれる前記誤差の正負を示すデータを前記加減算の制御に使用するように構成される。 - 特許庁

Signals of the two search coils (for example, search coils 1, 3), which are respectively placed at circumference positions symmetrical about the center of the superconducting coil 20, are subjected to subtraction or addition so as to detect a displacement in a dial direction and a displacement in an axial direction independently.例文帳に追加

超電導コイルの中央に対して対称な周方向位置にある２つのサーチコイル（例えばサーチコイル１と３）の信号を減算及び加算することで径方向変位と軸方向変位を独立に検出する。 - 特許庁

Further, the receiving circuit has intermediate frequency filters 41H, 41L to which the signal outputted from the addition/subtraction 36 is supplied, and demodulating circuits 43H, 43L to which the signals outputted from the intermediate frequency filters 41H, 41L are supplied.例文帳に追加

この加減算回路３６の出力信号が供給される中間周波フィルタ４１Ｈ、４１Ｌと、この中間周波フィルタ４１Ｈ、４１Ｌの出力信号が供給される復調回路４３Ｈ、４３Ｌとを設ける。 - 特許庁

In the case of winning, an 'item realization rate table' is used to perform subtraction in an item counter, to perform addition in a carrying money amount counter, and to hold a performance in an exchange scene.例文帳に追加

当選であれば、「アイテム換金率テーブル」を用いて、該当アイテムカウンタを減算、所持金額カウンタを加算し、交換場面の演出を行う。 - 特許庁

Besides, when a settlement is required, settlement information is transmitted to a settling server 34 and when the addition/subtraction of point is required, point information showing such a state is transmitted to a point server 36.例文帳に追加

また、決済が必要な場合には決済情報を決済サーバ３４へ送信し、ポイントの加減算が必要な場合にはその旨を示すポイント情報をポイントサーバ３６へ送信する。 - 特許庁

Information of the number of addition according to winning or the like and the number of subtraction according to the setting of the number of bets is transmitted from the S game machine to the CU for every 200 ms.例文帳に追加

Ｓ台からＣＵに対して、入賞等に応じた加算数および賭数設定に応じた減算数の情報を２００ｍｓ毎に送信する。 - 特許庁

When the value of the success value memory is 201 or more as a result of addition (S35), 201 is subtracted from the value (S36), and the value obtained by subtraction is taken as a new value of the success value memory.例文帳に追加

一方、加算の結果、当たり値メモリの値が２０１以上となれば（Ｓ３５）、その値から２０１を減算し（Ｓ３６）、減算後の値を新たな当たり値メモリの値とする。 - 特許庁

The rate of weighting in the main scanning direction and weighting in the subscanning direction are decided by the addition/subtraction of the numerator (m) and the denominator (n) of a magnification m/n in the main scanning direction and the addition/substation of the numerator (p) and the denominator (q) of the magnification p/q in the subscanning direction.例文帳に追加

そして、主走査方向に対しては、倍率ｍ／ｎの分子ｍと分母ｎとの加減算によって、副走査方向に対しては、倍率ｐ／ｑの分子ｐと分母ｑとの加減算によって、それぞれ主走査方向の加重と副走査方向の加重との割合を決定する。 - 特許庁

In the arithmetic unit which multiplies a multiplicand and a multiplier for the binary system, Addition-based calculation is performed according to the arrangement from the last digit of bits in multiplication, then at least either the addition-based or subtraction-based calculation is sequentially performed.例文帳に追加

二進法に係る被乗数と乗数との乗算を行う演算装置において、乗数におけるビットの数値の下桁側からの配列に応じて、加算基調の演算を行った後に、該加算基調の演算および減算基調の演算のうちの少なくとも一方の演算を順次に行うことを決定する。 - 特許庁

A correction term operating circuit 16 multiplies the two real numbers obtained from the first and second sum and difference operating circuits 11 and 12 by each other and outputs a value obtained by correcting the real or imaginary number value of the output signal of the third sum and difference operating circuit 15 by performing addition and subtraction on the value as a complex-multiplied value.例文帳に追加

補正項演算回路１６は、第１の和差演算回路１１と第２の和差演算回路１３から得た２実数を乗算し、第３の和差演算回路１５の出力信号の実数値又は虚数値に加減算を行い補正した値を複素乗算した値として出力する。 - 特許庁

The low offset input circuit includes an input circuit block 102 including an input circuit 104 and an addition/subtraction circuit block 105; switches 108 and 109; and an offset voltage compensation circuit block 103 including a detection block 106 and an adjustment holding circuit block 107.例文帳に追加

入力回路１０４および加減算回路ブロック１０５を含む入力回路ブロック１０２と、スイッチ１０８，１０９、検出回路ブロック１０６および調整保持回路ブロック１０７を含むオフセット電圧補償回路ブロック１０３を設ける。 - 特許庁

An off-set control voltage Vof and a full scale control voltage Vfs are input to the A/D converter, and both the control voltages are converted into the upper reference voltage Vtop and the lower limit reference voltage Vbot by an addition circuit and a subtraction circuit provided in the A/D converter.例文帳に追加

Ａ／Ｄ変換器にオフセット制御電圧Ｖofとフルスケール制御電圧Ｖfsを入力し、Ａ／Ｄ変換器内部に設けた加算回路および減算回路より両制御電圧を上限基準電圧Ｖtopと下限基準電圧Ｖbotに変換する。 - 特許庁

To provide an addition and subtraction learning tool which can be handled without losing a plurality of beads used for learning and spare beads, can cope with the change of the number to be learned, can be compactly stored, and can be attracted and fixed to a blackboard by using magnets.例文帳に追加

本発明は、学習に使用する複数の玉と、控えの玉を紛失することなく扱うことができ、又学習する数の変更に対応でき、コンパクトに収納可能で、且つ黒板にマグネットを使って吸着固定できる加減算学習器を提供する。 - 特許庁

A voltage subtracter/adder of this invention is so constituted that the gates of transistors M1 and M2 constitute a pair of inputs and drains constitute a pair of subtraction outputs respectively, that addition output terminals are formed by commonly connecting the sources, and that the sum of the current flowing in the transistors M1 and M2 increase in proportion to an input differential voltage.例文帳に追加

本発明の電圧減算・加算回路は、トランジスタＭ１，Ｍ２のゲートが入力対を、ドレインが減算出力対をそれそれ構成し、ソースが共通接続されて加算出力端子を構成し、トランジスタＭ１，Ｍ２に流れる電流の和が入力差動電圧に比例して増加する。 - 特許庁

In a reproduction rate control portion 24, a first calculation portion 402 and a second calculation portion 403 perform addition and subtraction by using an added image and a subtracted image supplied, based on control by an output control portion 405 and create frame data of an arbitrary frame rate.例文帳に追加

再生レート制御部２４において、第１演算部４０２および第２演算部４０３は、出力制御部４０５の制御に基づいて、供給される加算画像および減算画像を用いて加算および減算を行い、任意のフレームレートのフレームデータを生成する。 - 特許庁

To provide a binary conversion circuit which is compact and reduces power consumption so as to be easily integrated in an image sensor, converts clock phase information into a binary value and is capable of performing digital addition/subtraction, to provide a method for the same, and to provide an AD conversion apparatus, a solid-state imaging device, and a camera system.例文帳に追加

イメージセンサに集積しやすいよう小型で低消費電力であり、クロック位相情報をバイナリ値に変換し、かつデジタル加減算可能なバイナリ値変換回路およびその方法、ＡＤ変換装置、固体撮像素子、並びにカメラシステムを提供する。 - 特許庁

The inverse function, however, is a simple expression represented by addition and subtraction such that, for example, a simple time lag and weight like [formula 8] are added to an original signal ν_10(t), so flat frequency characteristics are obtained and further disorder-free waveform transmission is performed.例文帳に追加

ところが、この逆関数は、元の信号ν_１０（ｔ）に対して、例えば、［数８］のような簡単な時間遅れと重みを加えた加減算のみで表される簡単な式であり、平坦な周波数特性、さらには、乱れのない波形伝送を行えることが分かった。 - 特許庁

The error signal d2 is multiplied by a disturbance signal d1 at a multiplication circuit 6, then integrated at an integration circuit 7 to generate a voltage signal S1 to control the amplification rates of GCA1a and 1b, and the disturbance signal d1 is superimposed at addition/subtraction circuits 9a and 9b.例文帳に追加

この誤差信号ｄ２を外乱信号ｄ１と乗算回路６で乗算した後に、積分回路７で積分することによって、ＧＣＡ１ａ，１ｂの増幅率を制御するための電圧信号Ｓ１を生成し、外乱信号ｄ１を加減算回路９ａ，９ｂで重畳する。 - 特許庁

A numerical value of the input tool data is stored in a RAM, and a parameter previously stored in the RAM is performed with addition or subtraction to the numerical value to calculate the upper limit value and the lower limit value of the tool data in a lump and to perform automatic setting.例文帳に追加

そして、入力された工具データの数値はＲＡＭに記憶され、その数値に対して予めＲＡＭに記憶されたパラメータが加算又は減算されることで、その工具データの上限値及び下限値を一括して演算して自動設定することができる。 - 特許庁

There are provided an error detector 41 for adding a non-inverted signal and an inverted signal in a differential transmission signal for detecting the amount of offset from the added value, and an elimination means (subtraction and addition sections 43, 44) for eliminating the detected amount of offset.例文帳に追加

差動方式の伝送信号の非反転信号と反転信号を加算し、該加算値からオフセット量を検出する誤差検出部４１と、該検出したオフセット量の除去を行う除去手段（減算部４３、加算部４４）とを備える。 - 特許庁

Arithmetic processing means 131 and 132 perform the addition or subtraction of point to/from the present point of the consumer within the management means 130a based on the point information for the real shop 121 and point information for the virtual shop 122 received through communication means 140 and 150 in real time.例文帳に追加

演算処理手段１３１，１３２は、通信手段１４０，１５０を介して受信された現実店舗１２１のポイント情報及び仮想店舗１２２のポイント情報に基づいて、管理手段１３０ａ内の該当消費者の現ポイントに対するポイント加算及びポイント減算をリアルタイムに行う。 - 特許庁

The computation apparatus comprises: an acceptance section 13 for accepting an instruction relating to the execution of addition, subtraction, multiplication and division; and a counting means 151 for counting how many times the instruction is accepted when the instruction is accepted, and a numeral as a result of counting by the counting means 151 is displayed on a display section 1 as the number of inputted or computed numerals.例文帳に追加

加減乗除の実行に係る指示を受付ける受付部１３と、前記指示を受付けた場合、その回数を計数する計数手段１５１とを備え、該計数手段１５１による計数結果の数字を入力又は計算された数字の数として表示部１に表示する。 - 特許庁

In a zone where the speed of a motor continues at a constant value and a zone where acceleration and deceleration are continued at a constant rate, the addition and subtraction of data, which are set at a ramp timer register 14 by an adder-subtracter 13, are repeated by only the repeat value 23 by using the ramp datum R2 having the second format, thus generating the ramp cycle.例文帳に追加

モータの速度が同じ値で連続する区間や、同じ割合で加減速を続ける区間においては、第２のフォーマットのランプデータＲ２を用い、加減算器１３でランプタイマレジスタ１４にセットされたデータの加減算をリピート値２３だけ繰り返してランプ周期を生成する。 - 特許庁

Here, Nav represents an average detected pixel number concerning the scanning line where at least one pixel which gives a detected luminous intensity exceeding the threshold value is detected, and αmin, αmax, β, and γ represent a minimum adequate ratio, a maximum adequate ratio, a subtraction pixel number and an addition pixel number set beforehand by parameters respectively.例文帳に追加

ここで、Ｎav は閾値を越えた検出光度を与える画素が少なくとも一つ検出された走査ラインについての平均検出画素数であり、αmin 、αmax 、β、γは、それぞれ予めパラメータで設定された最小適正比率、最大適正比率、減算画素数及び加算画素数である。 - 特許庁

A timer value 21 for generating a ramp cycle is recorded at the first format, and an added/ subtracted value 22 for generating the ramp cycle and a repeat value 23 that indicates the number of times of repeating the addition and subtraction are recorded at the second format.例文帳に追加

第１のフォーマットにはランプ周期を生成するためのタイマ値２１が記録され、第２のフォーマットにはランプ周期を生成するための加減算値２２および加減算の繰り返し回数を表すリピート値２３が記録される。 - 特許庁

By this detection method, the location of the object 1 in the scene and the rotational direction of the object 1 can be detected at high speed since the amount of data handled is small compared with the conventional pattern matching and the calculation is limited to addition and subtraction.例文帳に追加

この物体検出方法は，従来のパターンマッチングに比べて扱うデータ量が少なく，演算も加減算だけでよいため，シーン中の対象物１の位置や対象物１の回転方向を高速で検出することができる。 - 特許庁

The figure cards are characterized in comprising the arbitrary number of cards described with simple questions such as addition, subtraction and the like wherein parts of the questions are left blank and, when the question is read, the blank part in the question is answered by an answerer.例文帳に追加

足し算や引き算等の簡単な設問が記載されている任意枚数のカードで構成された数字カルタであって、その設問の一部が空欄とされており、設問を読み上げた時に上記設問の空欄部分を回答者が回答するようにしたことを特徴とする数字カルタ。 - 特許庁

After that, a correction part 56 performs correction based on the color of magnetic substance of toner using a coefficient of multiplication and an addition/subtraction constant of a non-transparence table stored in a storage part 58, and an image formation unit 40 forms an image based on the corrected image data.例文帳に追加

その後、補正部５６が、記憶部５８に記憶されている非透明性テーブルの乗算係数、加減算定数を用いて、トナーの磁性体の色に基づいた補正を行い、画像形成ユニット４０が補正した画像データに基づいて画像を形成する。 - 特許庁

A packet transfer device 100 includes a token operation part 160 which performs addition and subtraction of token values of storage parts 140-1 to 140-n in a token packet system, and discards, when the token values exceed the Max Token, the excess token values.例文帳に追加

パケット転送装置１００は、トークンバケット方式で記憶部１４０−１〜１４０−ｎのトークン値の加減算を行うとともに、トークン値がMax Tokenを超過したら超過した分のトークン値を廃棄するトークン演算部１６０を有する。 - 特許庁

Subtraction correction of the amount of the urea aqueous solution equivalent to the adsorbed amount of ammonia is made from the added amount of the urea aqueous solution corresponding to the engine operating state (S10 and 11), and addition control of the urea aqueous solution is performed based on the added amount of the urea aqueous solution after correction (S3).例文帳に追加

そして、エンジン運転状態に応じた尿素水溶液添加量からアンモニア吸着量に相当する尿素水溶液量を減算補正し（Ｓ１０及び１１）、補正後の尿素水溶液添加量に基づいて尿素水溶液の添加制御を行う（Ｓ３）。 - 特許庁

The calculation method teaching tool includes a base plate; a plurality of bead members movably attached to the base plate; and a scale mark, displayed on the surface of the base plate together with the figures to be the result of addition and subtraction performed by moving the bead members.例文帳に追加

計算法教習具は、基板と、その基板に移動自在に取り付けられた複数の珠状部材と、その珠状部材を移動させることにより足し算及び引き算を行ったときの答となる数字と共に基板表面に表示された目盛とを有する。 - 特許庁

A current addition/subtraction circuit 40 adds up the current I1 and the current I2 to generate a current I3 having no temperature dependence, subtracts the current I3 from the current I1 to generate a current I4, and subtracts the current I4 from the current I1 to generate a current I5.例文帳に追加

電流加減算回路４０は、電流Ｉ１と電流Ｉ２を加算して温度依存性のない電流Ｉ３を生成し、電流Ｉ１から電流Ｉ３を減算して電流Ｉ４を生成し、電流Ｉ１から電流Ｉ４を減算して電流Ｉ５を生成する。 - 特許庁

This preprocessing circuit includes an addition and subtraction circuit for subtracting the numerical value extracting high-order n bit of a luminance signal before processing and adding the numerical value extracting high-order 1 bit of the luminance signal before processing to generate the processed luminance signal of m bit.例文帳に追加

前処理回路は、入力されたｍビットの処理前輝度信号から、処理前輝度信号の上位ｎビットを抽出した数値を減算し、処理前輝度信号の上位１ビットを抽出した数値を加算して、ｍビットの処理済み輝度信号を生成する加減算回路を備える。 - 特許庁

To provide an arithmetic unit, a program, and a function value calculating method, by which the calculation of a functional expression containing a large number of addition, subtraction, multiplication and division with a large number of input variables or combination of variables can be performed by an inexpensive DSP for fixed point.例文帳に追加

加減乗除算を多く含み、かつ、入力変数または変数の組み合わせの数が多いような関数式の計算を、安価な固定小数点用ＤＳＰにより実現することができる演算装置、プログラム及び関数値算出方法を提供する。 - 特許庁

An addition and a subtraction of the excitation electrode membrane are conducted to either right or left area of the excitation electrode membrane which becomes the adjusting object, and a first adjustment trying means is executed for confirming a fluctuation state of the spurious vibration of the resonance characteristic.例文帳に追加

次に前記調整対象となる励振電極膜の左右いずれかの領域に対して励振電極膜の加減を行い、前記共振特性のスプリアス振動の変動状況を確認する第１の調整試行手段を実施する。 - 特許庁