「Addition and subtraction」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A second input signal to the circuit is input into the addition/subtraction section 100 as the second signal after amplitude adjustment in the amplitude adjustment section 300 and DC component level adjustment in the DC level adjustment section 400.例文帳に追加

回路への第二の入力信号は、振幅調整部３００によって振幅の調整が行われると共に直流レベル調整部４００によって直流成分のレベルが調整された上で、第二信号として加減算部１００に入力される。 - 特許庁

The observation condition includes the working distance, vacuum, addition/subtraction of the detection signals from a reflection electron detection element divided into a plurality, the voltage being applied to the bias electrode of a low vacuum secondary electron detector, and the mixing ratio of signals when displaying a mixing image.例文帳に追加

観察条件には、ワーキングディスタンス，真空度，複数に分割された反射電子検出素子の検出信号の加減算操作、低真空二次電子検出器のバイアス電極に印加する電圧、ミキシング画像を表示する際の信号の混合比がある。 - 特許庁

Addition units 112 to 114 add the intermediate data to each of the data inputted to the input terminals 102 to 104 to generate AC coefficient data in the same timing as that of the subtraction unit 111, and outputs them from output terminals 122 to 124.例文帳に追加

加算部１１２乃至１１４は、減算部１１１と同じタイミングで、入力端子１０２乃至１０４に入力したそれぞれのデータに中間データを加算してＡＣ係数データを生成し、出力端子１２２乃至１２４から出力する。 - 特許庁

A microcomputer 40 having a normal/reverse rotation determination part 41, an operation-integration circuit part 42, a storage part 43 and a communication function part 44 is connected to the optical sensors 36, 37, to thereby perform addition/subtraction processing to/from an integrated value according to normal/reverse rotation of the impeller 21.例文帳に追加

光センサ３６，３７には正逆転判定部４１、演算・積算回路部４２、記憶部４３及び通信機能部４４を有するマイクロコンピュータ４０に接続し、羽根車２１の正転又は逆転に応じて積算値に加算又は減算処理を行う。 - 特許庁

When a difference occurs between the set standard reception power level and an actual reception power level, the automatic transmission power control for the own station is implemented by conducting feedback (addition or subtraction) of the difference to a transmission power amplifying circuit (21).例文帳に追加

フェージングや降雨などにより、設定された標準受信電力レベルと実際の受信電力レベルに差分が発生した場合には、その差分を送信電力増幅回路（21）にフィードバック（加算または減算）することで自局の送信電力の自動制御を実現する。 - 特許庁

The reference voltage Vth inputted to the negative (-)-side terminal of a comparator OPa which outputs a signal that turns off the switching transistor Qa can be constituted having a simple constitution by means of an addition-subtraction circuit and using operational amplifiers OPa-OPc.例文帳に追加

前記スイッチングトランジスタＱａをタ−ンオフにする信号を出力する比較器ＯＰａの（−）側端子に入力される基準電圧Ｖｔｈは、演算増幅器ＯＰａ〜ＯＰｃを用いた構成が簡単な加減算回路により構成できる。 - 特許庁

To provide a system for learning Soroban (Japanese abacus), by reproducing the same environment as teaching in a school or a Soroban school, especially a system, capable of reproducing the reading of addition/subtraction of figures read off aloud similarly to instructor's reading and determining the propriety of answer, immediately after the end of calculation.例文帳に追加

学校やそろばん塾での授業と同じ環境を再現してそろばん学習を行えるようにするためのシステム、特に、読上げ算の読上げを指導者が読み手の場合と同じように再現でき、計算終了直後に正誤の判定を得ることができるシステムを提供する。 - 特許庁

In addition, a receive element with spectacle sensitivity in relation to the spectacle region(BG) is provided, and a means for generating a new color signal of red signal(R') from subtraction process with a ratio based on a coefficient previously set from the red(R) color signal is provided.例文帳に追加

更に、上記に加えて分光領域（ＢＧ）に対する分光感度を有する受光エレメントを有し、赤（Ｒ）の色信号から予め設定された係数に基づく比率で減算処理して新たな赤信号（Ｒ′）の色信号を形成する手段を有する。 - 特許庁

A detection circuit 152 detects the received signal after frequency conversion, restores a phase modulation signal to detect phase information, an angle difference detection circuit 153 detects a deviation in the reception frequency from the angle difference and an addition/subtraction circuit corrects the reference control voltage so as to eliminate the deviation.例文帳に追加

検波回路１５２で周波数変換後の受信信号を検波し位相変調信号を復元して位相情報を検出し、角度差検出回路１５３で角度差から受信周波数のずれを検出し、ずれがなくなるよう加減算回路で基準制御電圧値を修正する。 - 特許庁

In the gray level correction, addition and subtraction of correction amount becoming smaller as the distance from a poor nozzle increases are repeated alternately for each pixel in the direction of a normal nozzle from a poor peripheral nozzle adjacent to the poor nozzle.例文帳に追加

この階調値の補正では、不良ノズルに隣接する不良周辺ノズルから正常ノズル方向に向かって、不良ノズルからの距離が大きくなるほど小さくなる補正量の加算及び減算を１画素毎に交互に繰り返し実行する。 - 特許庁

The point addition/subtraction part 107 adds points according to a difference between the current print number N(1) and a previous point number N(2) as a total print number until the previous month to points P meeting the received ID in a point management table 102.例文帳に追加

ポイント加減算部１０７は、ポイント管理テーブル１００２内の受信したＩＤに対応するポイントＰに対し、現印刷枚数Ｎ（１）と先月までの合計印刷枚数である前印刷枚数Ｎ（２）との差に応じて、ポイントを加算する。 - 特許庁

Comparator circuits 18 to 26 compare a threshold of a threshold generation circuit 30 with the difference between the signal values inputted from the subtraction circuits, output the signal values (output of delay circuit 1 to 8) of respective pixels to an addition circuit 27 only when the difference between the signal values is not higher than the threshold, and do nothing in the other cases.例文帳に追加

比較回路１８〜２６では、しきい値発生回路３０のしきい値と減算回路から入力された信号値の差とを比較し、信号値の差がしきい値以下の場合にのみ、加算回路２７へそれぞれの画素の信号値（遅延回路１〜８の出力）を出力し、それ以外の場合は何もしない。 - 特許庁

A subtraction means 208 subtracts the value of an inserted quantity counter 202 from a put-out token counter 203 with the timing of counting up (addition) of the cast token counter 202 or the put-out token counter 203 by the control of a control microcomputer 81 and computes the number of tokens in hand at that time.例文帳に追加

減算手段２０８は、制御マイコン８１の制御により、投入枚数カウンタ２０２または払い出し枚数カウンタ２０３がカウントアップ（加算）されたタイミングにて、払い出し枚数カウンタ２０３の値から投入枚数カウンタ２０２の値を減算し、そのときの所持メダル枚数を演算する。 - 特許庁

In the management of the point addition according to a purchase commodity price and the point subtraction by use of the present point performed when the consumer 110 purchases a commodity on the seller 120, a management means 130a manages the point every consumer.例文帳に追加

販売側１２０で消費者１１０が商品購入する際に、購入商品価格に応じたポイント加算及び現ポイント利用によるポイント減算を管理するにあたって、管理手段１３０ａは、消費者毎のポイントを管理する。 - 特許庁

The integration control system 116 inputs, into the speed integrator 117, a command available by subtracting, using a subtraction part SP4, the delay speed information output from the low pass filter 113 from the command available by adding the speed command which is added by an addition part SP2 and a model speed command together.例文帳に追加

積分制御系１１６は、加算部ＳＰ２によって加算された速度指令とモデル速度指令とを合算した指令から、ローパスフィルタ１１３から出力された遅延速度情報を減算部ＳＰ４で減算した指令を、速度積分器１１７に入力する。 - 特許庁

Addresses are outputted by reading addresses corresponding to two memories 205, 206 at timing that a subtraction result of the length becomes 1, adding the value of the register 202 preceding the read of the memory 205 by one timing or the read value of the address calculation hold register 206 and holding its addition result in the address register 202.例文帳に追加

レングスの減算結果が１になるタイミングで、２つメモリ205，206の該当する番地を読み出し、読み出されたメモリ205と１タイミング前のレジスタ202の値か、読み出されたアドレス計算保持レジスタ206の値を加算し、その加算結果をアドレスレジスタ202に保持することで、アドレスを出力していく。 - 特許庁

In the receiving circuit, there are also arranged mixing circuits 32I, 32Q which converts a received signal to intermediate frequency signals SIFI, SIFQ by the local oscillating signals SLI, SLQ respectively, phase shifting circuits 35I, 35Q to which intermediate frequency signals SIFI, SIFQ are supplied, and addition/subtraction circuit 36 which adds or subtracts the phase shifted outputs.例文帳に追加

受信信号を、局部発振信号ＳLI、ＳLQにより中間周波信号ＳIFI、ＳIFQに周波数変換するミキサ回路３２Ｉ、３２Ｑと、中間周波信号ＳIFI、ＳIFQの供給される移相回路３５Ｉ、３５Ｑと、その移相出力の加算あるいは減算を行う加減算回路３６とを設ける。 - 特許庁

A subtraction means 208 subtracts the value of a cast token counter 202 from a put-out token counter 203 by the control of a control microcomputer 81 with the timing of counting up (addition) of the cast token counter 202 or the put-out token counter 203, and computes the number of possessed tokens at that time.例文帳に追加

減算手段２０８は、制御マイコン８１の制御により、投入枚数カウンタ２０２または払い出し枚数カウンタ２０３がカウントアップ（加算）されたタイミングにて、払い出し枚数カウンタ２０３の値から投入枚数カウンタ２０２の値を減算し、そのときの所持メダル枚数を演算する。 - 特許庁

A semiconductor integrated circuit includes a moving image encoding device which includes: a motion prediction unit 2; a motion compensation unit 4; a subtraction unit 3; a discrete cosine transform unit 51; a quantization unit 52; an inverse quantization unit 61; an inverse discrete cosine transform unit 62; and an addition unit 63.例文帳に追加

半導体集積回路は、動き予測部２と動き補償部４と減算部３と離散コサイン変換部５１と量子化部５２と逆量子化部６１と逆離散コサイン変換部６２と加算部６３を具備する動画像符号化装置を有する。 - 特許庁

A stereo 2-channel audio signal is mixed by a 6ch mixing and matrix circuit 1' by addition and subtraction and channel signals are predictively encoded by an encoding part 2'; and the predictively encoded data are quantized with a sample number 40, 80, or 160 corresponding to the sampling frequency and the quantized data are compressed at a variable or fixed rate and packed.例文帳に追加

ステレオ２チャンネルのオーディオ信号を６ｃｈミックス＆マトリクス回路１’で加減ミックスし、それらのチャンネル信号を符号化部２’で予測符号化し、その予測符号化したデータをサンプリング周波数に応じたサンプル数４０，８０又は１６０で量子化し、その量子化したデータを可変又は固定レートで圧縮してパッキングする。 - 特許庁

After a difference signal and a sum signal of first and second digital audio signals D1L, D1R are corrected by a correction filter on the basis of a head acoustic transfer function, the result is subjected to addition subtraction processing to generate third and fourth digital audio signals, and the third and fourth digital audio signals drive loudspeakers 21L, 21R in a rear space.例文帳に追加

本発明は、第１及び第２のディジタルオーディオ信号Ｄ１Ｌ、Ｄ１Ｒの差信号及び和信号を頭部音響伝達関数に基づいた補正フィルタにより補正した後、加減算処理して第３及び第４のディジタルオーディオ信号を生成し、この第３及び第４のディジタルオーディオ信号で後方空間のスピーカ２１Ｌ、２１Ｒを駆動する。 - 特許庁

The two-channel stereo audio signals are addition/subtraction mixed with a 6 ch mix and matrix circuit 1', and the resultant channel signals are predictive-coded with a coding part 2', and the predictive-coded data are quantized with the number of samples 40, 80 or 160 according to the sampling frequencies, and the quantized data are compressed with a variable or fixed rate and packed.例文帳に追加

ステレオ２チャンネルのオーディオ信号を６ｃｈミックス＆マトリクス回路１’で加減ミックスし、それらのチャンネル信号を符号化部２’で予測符号化し、その予測符号化したデータをサンプリング周波数に応じたサンプル数４０，８０又は１６０で量子化し、その量子化したデータを可変又は固定レートで圧縮してパッキングする。 - 特許庁

When inputting one of addition and subtraction of a point, and a purchase money amount or a use point in the point input screen and transmitting them to a point update server 30, the point update server 30 extracts a present point of a member by use of the received member ID, and performs point update based on the purchase money amount or the use point.例文帳に追加

ポイント入力画面において、ポイントの加算、減算のいずれか、および購入金額または使用ポイントを入力して、ポイント更新サーバ３０に送信すると、ポイント更新サーバ３０は、受信した会員ＩＤを用いて会員の現在のポイントを抽出し、購入金額または使用ポイントに基づいて、ポイント更新を行う。 - 特許庁

Addition and subtraction are carried out to/from the standard detection wavelength range A, using the data acquired by the shifting scan, the periphery of the standard detection wavelength range A is data-interpolated uniformly while shifting the detection start wavelength and the acquired wavelength width, a plurality of interpolated data is generated therein, and the optimum detection wavelength range (start wavelength and acquired wavelength width) is set on the basis of the data.例文帳に追加

そして、このずらし走査により得られたデータを用いて、標準検出波長範囲Ａに対する加算、減算を実行し、検出開始波長、取込み波長幅をずらしながら、標準検出波長範囲Ａの周辺をまんべんなくデータ補完し、複数の補完データを生成し、これらデータから最適な検出波長範囲（開始波長と取込み波長幅）を設定する。 - 特許庁

The floating-point adder which performs addition and subtraction of two pieces of given floating-point data codes the large/small relation between data corresponding to clip coordinates and the other given data according to the results of exponent comparison and mantissa comparison between the two pieces of data which are made before the digit matching process of the mantissa parts and the signs of the two pieces of data.例文帳に追加

与えられる２つの浮動小数点データの加算および減算を行なう浮動小数点加算器において、仮数部の桁合わせ処理の前処理で行なわれる２データの指数比較および仮数比較の結果と２データの符号とに基づいて、クリップ座標に対応するデータと与えられた他方のデータとの大小関係をそれぞれコード化する。 - 特許庁

The added result of the addition part 10 and the subtracted result of the subtraction part 20 are multiplied by respective prescribed cosine coefficients in respective multiplication parts M0-M7 and the multiplied results are converted into IDCT coefficients by the selection processing of a first selection part 31 and a second selection part 32 and the integrating processing of an integration part 40.例文帳に追加

加算部１０の加算結果および減算部２０の減算結果には、乗算部Ｍ０〜Ｍ７においてそれぞれ所定のコサイン係数が乗算され、この乗算結果が第１の選択部３１および第２の選択部３２における選択処理、および積算部４０における積算処理により、離散コサイン変換係数へ変換される。 - 特許庁

The reconfigurable circuit is featured to have a first computing element (402) which performs addition or subtraction of first input data and second input data, and outputs the output data; and a first selector (412), which selects the output data of the first computing element or a third input data and outputs it to the first computing element as the first input data.例文帳に追加

第１の入力データ及び第２の入力データの加算又は減算を行って出力データを出力する第１の演算器（４０２）と、前記第１の演算器の出力データ又は第３の入力データを選択し、前記第１の演算器に前記第１の入力データとして出力する第１のセレクタと（４１２）を有することを特徴とするリコンフィグラブル回路が提供される。 - 特許庁

To provide a ubiquitous point system allowing communication between an audience and a television program of an individual television station including a sponsor of the television program and a carrier by taking in concept of prepayment and point charging and performing addition/subtraction of a point previously purchased or possessed by a user.例文帳に追加

ポイント課金とプリペイドの概念を取り入れ、利用者が予め購入又は保有しているポイントの加算・減算を行うことにより、キャリア、テレビ番組のスポンサーを含めて、個々のテレビ局のテレビ番組と視聴者との間で、コミュニケーションを図ることを可能にしたユビキタスポイントシステムを提供すること。 - 特許庁

The input data are divided for every two bits from lower order, a total three bits of each set and a lower order set are grouped, and a combination in which an upper order 1 bit of the first group and the second group becomes 0 or 1 and the third bit from the lower order after operation of addition or subtraction becomes 1 is made a prescribed combination.例文帳に追加

ここで、入力データを下位から２ビットごとに区切り、各組と下位組の最上位ビットの計３ビットをグループとし、第１グループ及び第２グループの上位１ビットが共に０又は１であって加算又は減算の演算後の下位から３ビット目が１となる組み合わせを所定の組み合わせとする。 - 特許庁

After putting together the outputs of 1st and 2nd detection circuits, addition or subtraction is applied to the motion quantity following the detected quantity of vertical and horizontal edges of the video image, the output is given to a spatiotemporal filter and an isolating point elimination circuit is provided after the filter to detect a motion.例文帳に追加

第１の検出回路と、第２の検出回路の出力を合成した後に、映像の垂直エッジおよび水平エッジの検出量にしたがって、動き量に加算または減算を加え、その出力を時空間フィルタに入力し、さらに時空間フィルタの後に、孤立点除去回路を設け、動き検出を行う。 - 特許庁

To minimize the number of times of addition/subtraction calculations, and to reduce the number of times of round processing of converting data including a fractional part into an integer by separating the generation of a DC coefficient and the generation of an AC coefficient, generating the DC coefficient first and utilizing the DC coefficient for generating the AC coefficient in the generation of a lossless Hadamard transform coefficient.例文帳に追加

ロスレスアダマール変換係数の生成において、ＤＣ変換係数の生成とＡＣ変換係数の生成とを分け、ＤＣ変換係数を先に生成し、該ＤＣ変換係数をＡＣ変換係数の生成に利用することにより、加減演算の回数を最小にすると共に、小数点データを整数化する丸め処理の回数を削減する。 - 特許庁

An initial value is set in each up/down counter, and when each up/down counter is started at the same time by a count starting signal from a CPU, each up/down counter starts counting from each initial value, and until the counted value reaches its upper limit, it performs accumulative subtraction, and performs accumulative addition until the counted value reaches its lower limit.例文帳に追加

各アップダウンカウンタにはそれぞれ初期値が設定され、ＣＰＵからの計数開始信号により各アップダウンカウンタを同時にスタートさせると、各アップダウンカウンタはそれぞれの初期値から計数を開始し、計数値が上限に達するまで累減算を行い、計数値が下限に達するまで累加算を行う。 - 特許庁

Without having to carry out the calculation of square sums or square roots of the square sums, required for calculating the distance between a received symbol and an estimated symbol, the distances among the symbols, are calculated by simplified calculation based on bit-shift processing, addition and subtraction, and the circuit scale or the processing amount for obtaining the maximum likelihood symbol is reduced.例文帳に追加

受信したシンボルと推定シンボルの距離の算出に必要だった2乗和あるいは、2乗和の平方根の演算を行うことなく、ビットシフト処理と加減算をベースにした単純化された計算でシンボル間の距離を算出し、最尤シンボルを求めるための回路規模、あるいは処理量を削減する。 - 特許庁

This guide system for learning mental arithmetic makes the user learn mental arithmetic in the abacus calculation system, and all counter movement images are not accompanied with decomposition of 5-valued counters 12, carry, and borrow in examples for a guide to addition and subtraction between proper numerical values of plural figures in the initial stage of learning.例文帳に追加

上記課題を解決するための暗算学習のための指導システムは、珠算式暗算を学習させる指導システムであって、学習初期段階における複数桁の適宜の数値の加減算を指導するための設例は、すべての運珠イメージが五珠１２の分解、繰り上がり、繰り下がりを伴わない設例としたことを特徴とする。 - 特許庁

The multiple-length arithmetic circuit is a bus master module for performing an addressing operation for itself and maybe operated by receiving the setting of the control data from the CPU, and the CPU does not have to repeatedly perform a data transfer instruction, an addition/subtraction instruction, etc., and can fast perform an operation of multiple-length data to be needed in elliptic curve cryptography, etc.例文帳に追加

多倍長演算回路は、自らアドレシング動作を行うバスマスタモジュールであり、ＣＰＵから制御データの設定を受けて動作すればよく、ＣＰＵはデータ転送命令及ぶ加減算命令等を繰り返し実行する必要はなく、楕円曲線暗号などで必要となる多倍長データの演算を高速に実行可能になる。 - 特許庁

To provide a customer accumulative point management system and its method allowing check of an accumulative point by means of a portable phone having a bar-code reader and a point card displaying the bar-code and allowing a shop employee to easily perform addition/subtraction of the accumulative point by operation of the portable phone.例文帳に追加

バーコードリーダ装置を備えた携帯電話と、バーコードを表示したポイントカードとにより、累積ポイントの確認ができ、店従業員もこの携帯電話の操作によって簡単に累積ポイントの加算や減算処理が行える顧客累積ポイント管理システム及び顧客累積ポイント管理方法を提供する。 - 特許庁

In this display device, arithmetic operations in a digital image processing part are simplified, the storage of quantization errors is suppressed, and an output dynamic range is maximally utilized, by realizing equivalent processing of processing representable by a LUT such as the constant multiple of arithmetic operation and addition and subtraction of constants by a change in the reference value of a reference gradation signal generating part 13 of the display device.例文帳に追加

各種画像処理のうち、定数倍の演算と定数の加減算などＬＵＴで表現可能な処理を、表示装置の基準諧調信号生成部１３の基準値の変化で等価的な処理を実現することにより、ディジタル画像処理部での演算を簡略化して、量子化誤差の蓄積を抑えるとともに、出力ダイナミックレンジを最大限利用した表示装置を得る。 - 特許庁

Processing unit 1 is based on layout information of the target cell and refers to the delay information tabled to 2-dimension, and finds information for factor of a delay library of the target cell with either arithmetic addition or subtraction at least according to integrated pointing information, and generates the delay library of the target cell according to the information for factor of the delay library.例文帳に追加

処理装置１は、前記目標セルのレイアウト情報に基づき、前記既存セルの２次元テーブル化された遅延情報を参照して合成指示情報に従って加算および減算処理の少なくとも一方により前記目標セルの遅延ライブラリ要素情報を求め、この遅延ライブラリ要素情報に基づいて前記目標セルの遅延ライブラリを生成する。 - 特許庁

To provide a procedure to calculate a lossless Hadamard transform coefficient, in which the number of times of addition/subtraction operation is minimized and the number of times of rounding processing that replaces data having a decimal point with an integer is reduced by separating off the calculation of a DC transformation coefficient and the calculation of an AC transformation coefficient with the DC transformation coefficient calculated first and utilized to calculate the AC transformation coefficient.例文帳に追加

ロスレスアダマール変換係数の生成において、ＤＣ変換係数の生成とＡＣ変換係数の生成とを分け、ＤＣ変換係数を先に生成し、該ＤＣ変換係数をＡＣ変換係数の生成に利用することにより、加減演算の回数を最小にすると共に、小数点データを整数化する丸め処理の回数を削減する。 - 特許庁

A turbo coding device includes a deinterleave generator 2 for calculating two consecutive deinterleave positions by only executing addition/subtraction processing and comparison calculation processing and a memory IF3 for generating an interleave sequence of turbo codes which disposes by disposing a plurality of information bits in a deinterleave position calculated by the deinterleave generator 2.例文帳に追加

連続する２つの逆インタリーブ位置を加減算処理と比較計算処理を実施するだけで算出する逆インタリーブ生成器２と、逆インタリーブ生成器２により算出された逆インタリーブ位置に複数の情報ビットを配置してターボ符号のインタリーブ系列を生成するメモリＩＦ３とを設ける。 - 特許庁

To provide figure cards capable of greatly improving a count ability in the figure cards comprising the arbitrary number of cards described with simple questions such as addition, subtraction and the like wherein parts of the questions are left blank and, when the question is read, the blank in the question is answered by an answerer.例文帳に追加

足し算や引き算等の簡単な設問が記載されている任意枚数のカードで構成された数字カルタであって、その設問の一部が空欄とされており、設問を読み上げた時に上記設問の空欄部分を回答者が回答するようにして、計算能力の大幅な向上を図ることが可能な数字カルタを提供することを目的とする。 - 特許庁

Next, the microcomputer calculates a difference dif1 between the fuel concentration value d1 and the fuel concentration value d4 in a state that a remarkable error is not included in the fuel concentration value detected by the concentration sensor, and consideration (addition or subtraction) is given to its calculated difference dif1 for the fuel concentration value detected by the concentration sensor.例文帳に追加

次に、マイコンは、濃度センサによって検出される燃料濃度値に顕著な誤差が含まれていない状態Ｓｔ０における燃料濃度値ｄ１と燃料濃度値ｄ４との差分ｄｉｆ１を算出し、濃度センサによって検出される燃料濃度の値に、その算出した差分ｄｉｆ１を考慮（加算または減算）する。 - 特許庁

A vending machine using the pseudo money such as the electronic money includes: a means for selecting batch purchase processing; and the charge (electronic money addition and subtraction processing) function of electronic money or a function for moving electronic money information of a user to a non-contact IC card provided inside the machine.例文帳に追加

本発明の電子マネー等の疑似マネーを利用する自動販売装置は、まとめ買い処理を選択出来る手段と、電子マネーのチャージ（電子マネーの加算、減算処理）機能を有する、あるいは装置内部に非接触ＩＣカードを有し、そのＩＣカードへ利用ユーザの電子マネー情報を移動出来る機能を備えることを特徴としている。 - 特許庁

This multiple conductivity measuring device is characterized by having two or more conductivity measuring cells having respectively two or more electrodes in contact with a material to be measured, and connecting electrically the conductivity measuring cells so as to enable at least either processing of addition and subtraction of a detection signal itself from each conductivity measuring cell.例文帳に追加

被測定物質に接する少なくとも２個の電極を有する電気伝導度測定セルを少なくとも２個有し、該電気伝導度測定セルを、各電気伝導度測定セルからの検出信号自身を少なくとも加算、減算のいずれかの処理が可能なように電気的に接続したことを特徴とする多元電気伝導度測定装置。 - 特許庁

A charge/voltage conversion amplifier reads charge information as data in driving a detection element, reads a leak current component as data in not driving the detection element, performs a difference arithmetic operation between the charge information and the leak current component to calculate difference data, and performs addition/subtraction corresponding to gate lines G1-G10 as drive lines for driving the detection element when performing the difference arithmetic operation.例文帳に追加

電荷電圧変換アンプは、検出素子を駆動させたときのデータである電荷情報を読み出し、検出素子を駆動させないときのデータであるリーク電流成分を読み出し、その電荷情報と、リーク電流成分との差分演算を行って差分データを求め、その差分演算を行う際に、検出素子を駆動させる駆動ラインであるゲートラインＧ１〜Ｇ１０に応じた加減算を行う。 - 特許庁