| 意味 | 例文 |
Bit lengthの部分一致の例文一覧と使い方
該当件数 : 692件
A CRC calculation unit 104 performs error detection encoding to calculate CRC bits to an information bit sequence, a selection/multiplexing unit 105 adds the CRC bits to the information bit sequence to generate a transmission bit sequence, and a convolution encoding unit 106 uses a tail-biting convolution encoding method with constraint length ν to encode the transmission bit sequence.例文帳に追加
CRC計算部104は、誤り検出符号化を行って、情報ビット系列に対するCRCビットを計算し、選択・多重部105は、CRCビットを情報ビット系列に付加して、送信ビット系列を生成し、畳み込み符号化部106は、拘束長νのテイルバイティング畳み込み符号化方式を用いて、送信ビット系列を符号化する。 - 特許庁
To prevent the delay of a signal caused by the length of an internal data bus and to secure data continuity in a semiconductor integrated circuit on which a plurality of memory cells having a relatively short bit length of one word are mounted.例文帳に追加
1ワードのビット長が比較的短いメモリセルを複数搭載する半導体集積回路において、内部データバスの長さに起因する信号の遅延を防止すると共に、データの連続性を確保する。 - 特許庁
To provide a method for general-purpose variable length decoding that does not need an individual decoding table for each coding system for decoding a bit stream subjected to variable length coding and that does not require a memory with a large capacity.例文帳に追加
可変長符号化されたビットストリームを復号するのに、符号化方式毎に別個の復号表を用いることなく、且つ大きなメモリを必要としない汎用の可変長復号を行う方法を提供する。 - 特許庁
By the conversion (84), the blocks are grouped so that the blocks may be collected into wavelet-transformed subbands which are predicted to have similar bit-level run length statics (86).例文帳に追加
この変換(84)で同様のビットレベルランレングス統計量を有すると予想されるウェーブレット変換のサブバンドにまとめるようにグループ分けする(86)。 - 特許庁
The temporary data accumulated in the storage area are combined to produce a solution of the remainder multiplication exceeding the bit length that can be dealt with by the remainder multiplier 113.例文帳に追加
記憶領域へ蓄積された一時データを合わせ、剰余乗算器113が処理できるビット長を越えた剰余乗算の解を作成する。 - 特許庁
Thus, by using the reliability information of the bit string of the predetermined length, data reliability is determined in units of sector or data in the sector.例文帳に追加
これにより、所定長のビット列の信頼度情報を用いて、セクタ単位やセクタ中のデータ単位でデータの信頼度を判定することができる。 - 特許庁
A bit line BL and a source line SL are formed alternately having their lengths in a column direction, and the connection part JPmn is formed having its length in the column direction.例文帳に追加
ビット線BL、ソース線SLは、カラム方向を長手方向として交互に形成され、連結部JPmnは、カラム方向を長手方向として形成される。 - 特許庁
To output a black/white bit pattern at a high speed as output data, on the basis of image information instructed in terms of run length.例文帳に追加
ランレングスで指示された画像情報に基づき、白黒のビットパターンを出力データとして高速で出力する画像伸長装置を提供する。 - 特許庁
To improve transfer efficiency of data by increasing a data compression ratio by run-length compression even though many fails are present on real fail bit data.例文帳に追加
実フェイルビットデータ上にフェイルが多く存在していても、ランレングス圧縮によるデータの圧縮率を向上することでデータの転送効率を高める。 - 特許庁
When is it is discriminated that the ECC check bit should be added, the transmission data is divided into data units with specified length by operation of an ECC control part 16.例文帳に追加
ECCチェックビットを付加すべきであると判断される場合には、ECC制御部の動作により送信データが所定の長さのデータ単位に分割される。 - 特許庁
The present invention relates to a method for processing a data stream of a variable length codeword representing an image, an incomplete data packet is filled with blank (zero-bit) words, thereby constituting a complete data packet comprising a predetermined number of words.例文帳に追加
不完全なデータ・パケットは空白(ゼロにされたビット)ワードで満たされて、規定された数のワードを備えた完全なデータ・パケットを構成する。 - 特許庁
To provide a remainder multiplication processing device that uses a remainder multiplier and processes a remainder multiplication of data that exceeds the bit length that can be dealt with by the remainder multiplier.例文帳に追加
剰余乗算器を用い、剰余乗算器が処理可能なビット長を越えるデータの剰余乗算を処理する剰余乗算処理装置を提供する。 - 特許庁
To improve the efficiency of reuse of values by shortening the bit length of data to be kept in a memory storing an execution result when reusing the values (Memoization).例文帳に追加
値再利用(メモ化:Memoization)の際、実行結果を保存しておくメモリに保持させるデータのビット長を短縮させることにより、値再利用の効率を改善させる。 - 特許庁
The connection bit of only '000' can be selected tom the particular data FAFAh under the run length limit, the DSV is divergent and the reproduction is damaged at reproduction.例文帳に追加
特殊データFAFAhは、ランレングスの制限の下で「000」しか接続ビットが選択できず、再生時には、DSVが発散し再生動作が破綻する。 - 特許庁
To detect a defect smaller than a magnetic head size and a recorded bit length, and a defective point which is magnetically changeable as thermal fluctuation, etc., and causes medium noise.例文帳に追加
磁気ヘッドサイズや記録ビットサイズよりも小さな欠陥や熱揺らぎ等の磁気的に変動しやすく、媒体ノイズの原因となる欠陥箇所を検出する。 - 特許庁
In this case, the nonlinear characteristic is determined on the basis of coded bit length information R and the maximum value information Q inputted by a user's operation.例文帳に追加
この場合、非線形特性は、ユーザ操作によって入力される符号化ビット長の情報R及び最大値情報Qに基づいて決定する。 - 特許庁
For the horizontal correction coefficient HHK and the vertical correction coefficient VHK, the bit length in a peripheral part of the image data is made longer than that of the central part.例文帳に追加
水平補正係数HHKおよび垂直補正係数VHKは、画像データの中心部よりも周辺部のビット長が長くされている。 - 特許庁
A particular 10B pattern generating apparatus 30a generates a particular idle pattern in a 10-bit length including an identification signal for denoting a channel of a broadcast signal 20a.例文帳に追加
特定10Bパターン発生装置30aは、放送信号20aのチャネルを示す識別信号を含む10ビット長の特定アイドルパターンを発生する。 - 特許庁
The radio terminal transmits a global ID only when initially registering and uses only a local ID having a short bit length after having the local ID assigned thereto by a server.例文帳に追加
無線端末は初期登録時のみグローバルIDを送信し、サーバによってビット長の小さいローカルIDを割り当てられた後はローカルIDのみを使用する。 - 特許庁
To provide an audio signal encoder for discriminating proper window length in which sound quality degradation is suppressed for various sound sources at a low bit rate.例文帳に追加
低ビットレートにおいて様々な音源に対して音質劣化を抑えた適切な窓長判定を行うオーディオ信号符号化装置を提供すること。 - 特許庁
To realize a communication device, by which a receive-data error is not generated without being subject to an effect by clock delay by the length of a transmission line and the value of a bit rate.例文帳に追加
伝送路の長短によるクロック遅延やビットレートの高低による影響を受けずに受信データ誤りを生じさせない通信装置を実現する。 - 特許庁
The control section sets the bit length in a communication section 21 on the basis of an input in the speed measurement section, and the communication section is configured so that the communication signal can be decoded.例文帳に追加
制御部は、速度計測部からの入力に基づき、通信部21にビット長を設定し、通信信号をデコード可能に通信部を構成する。 - 特許庁
An encoding sequence output part 107 outputs the frame encoding sequence corresponding to the selected encoding block length information and the bit rate information.例文帳に追加
符号化系列出力部107は、選択された符号化ブロック長情報とビットレートの情報とに対応するフレーム符号化系列を出力する。 - 特許庁
A marker-eliminating device 100 eliminates a marker from a received data stream, including the marker and generates the data stream which includes only data in a 32-bit fixed length.例文帳に追加
マーカー除去器100において、入力されるマーカーを含むデータストリームよりマーカーを削除し、データのみの32ビット固定長のデータストリームを生成する。 - 特許庁
To provide an apparatus generating a shared encryption key capable of generating an encryption key of a long bit length, without imposing load onto a server and a network.例文帳に追加
サーバやネットワークに負荷を与えることなく、ビット長の長い暗号鍵を生成することが可能な共有暗号鍵生成装置を提供する。 - 特許庁
An EVM is calculated on the basis of an output signal of a demodulator 141 having variable bit-length calculators (14A-14C) in a wireless LAN receiver.例文帳に追加
無線LAN受信装置において、可変ビット長の演算部(14A〜14C)を持つ復調部141の出力信号をもとにEVMを計算する。 - 特許庁
To provide a transmission apparatus, a reception apparatus and a data transmission method capable of controlling a bit length of an error detection code in accordance with a propagation environment.例文帳に追加
伝搬環境に応じて誤り検出符号のビット長を制御することができる送信装置及び受信装置並びにデータ伝送方法を提供する。 - 特許庁
To obtain a variable-length encoded data processor which is capable of more efficiently processing coupling of divided output data in connection positions in a prescribed unit processing time than the conventional processor when dividing variable-length encoded data by a prescribed bit length for every prescribed unit processing to obtain divided output data.例文帳に追加
所定の単位処理毎に可変長符号化データを所定ビット長に分割して分割出力データを得る際、上記所定の単位処理間における連接箇所の分割出力データの結合を従来より効率的に処理可能な可変長符号化データ処理装置を得る。 - 特許庁
A descriptor has descriptions of an address(high) and an address(low) representing high order 32 bits and low order 32 bits of the recording start address of a corresponding packet on the memory, respectively, and 16-bit length representing the packet length, and also has the description of a delay representing a delay time for adjusting the interval of the DMA transfer of the packet.例文帳に追加
ディスクリプタには、対応するパケットのメモリにおける記録開始アドレスの上位32ビットを示すaddress(high)および下位32ビットを示すaddress(low)、並びにパケット長を示す16ビットのlengthが記述され、さらにパケットのDMA転送の間隔を調整するための遅延時間を示すdelayが記述されている。 - 特許庁
Gate electrodes 103a and 103b of two drive transistors are formed as extended in a direction of a bit line and a common gate electrode 103c common to the both two transmission transistors is formed between these gate electrodes, so that the length of the cell in the bit line direction is shorter than the length of the cell in a word line direction.例文帳に追加
2つの駆動トランジスタのゲート電極103a,bがビットライン方向へ伸延するように形成してあり、これらゲート電極間に2つの伝送トランジスタ共通の共通ゲート電極103cが形成されることで、ビッライン方向の長さがワードライン方向の長さよりも短くなっている。 - 特許庁
When a burst error occurs during communication of voice data, a basic unit allocated to the voice data is extended to two slots and if a bit length of the burst error does not exceed a predetermined bit length, a first control means allocates the voice data to each of the two slots to communicate the data.例文帳に追加
音声データの通信の際、バースト誤りが発生する場合には、音声データに割り付けられる基本単位を2つのスロットに拡張して、バースト誤りのビット長が規定のビット長を越えない場合、第1制御手段により、2つのスロットの各々に対して音声データを割り付けて通信を行う。 - 特許庁
A variable length code replacing unit 301 replaces a bit signal of the encrypted information outputted from an encryption conversion unit 302 with a corresponding bit of the code word resulting from applying variable length coding to a quantization value of an MDCT coefficient supplied from a minimum code quantity detector 107.例文帳に追加
可変長符号入換器301は、カウンタ303からの挿入位置を指定する信号に基づき、暗号変換器302から出力される暗号化された情報のビット信号を、最小符号量検出器107から供給されるMDCT係数の量子化値を可変長符号化した符号語の該当ビットと入れ換える。 - 特許庁
After values of respective samples are converted into predicted error values by linearly predicting the time-series signal consisting of a time-series sample array, high-order bits and low-order bits of the respective samples are separated; and high-order bit components are encoded with variable length and low-order bit components are encoded with fixed length to perform compression.例文帳に追加
時系列のサンプル列で構成される時系列信号に対して線形予測を行って、各サンプルの値を予測誤差値に変換した後、各サンプルの上位ビットと下位ビットを分離し、上位ビット成分は可変長で符号化し、下位ビット成分は固定長で符号化することにより、圧縮を行う。 - 特許庁
To provide an information processing apparatus and the like in which address management of a memory for storing transform coefficients before and after encryption is facilitated when performing encryption processing, on the transform coefficient obtained by frequency disintegration, in which a bit length of input data and a bit length of data to be outputted are different from each other.例文帳に追加
周波数分解して得られた変換係数に対して、入力されるデータのビット長と出力されるデータのビット長とが異なる暗号化処理を行う場合に、暗号化の前と後との変換係数を格納するメモリのアドレス管理が容易な情報処理装置等を提供すること - 特許庁
Density of an inner wall part of an excavated hole is improved by compacting the muck generated by the excavation to a hole wall in an outer peripheral part of the bit by longitudinally reciprocating the compaction bit in the hole every time when excavating the prescribed length.例文帳に追加
所定長さ掘削するごとに孔内で圧密ビットを前後往復移動させて、掘削により発生したズリを前記ビットの外周部で孔壁に押し固めることにより、掘削した孔の内壁部分の密度を向上させる。 - 特許庁
On the surface of the magnetic layer number of recessed parts having depth of ≥1/3 of a minimum recording bit length is ≤100 pieces/10,000 μm^2 and a central plane average roughness SRa is ≤6.0 nm.例文帳に追加
前記磁性層表面に存在する最小記録bit長の1/3以上の深さを有する凹みの数は100個/10000μm^2以下であり、かつ前記磁性層表面の中心面平均粗さSRaが6.0nm以下である。 - 特許庁
At a time when data of an (n-1)th bit are received among data with a code length n (n is, e.g. 184), a before-correction data input processing circuit 8 gives pre-determined 1-bit data to each error correction block.例文帳に追加
符号長n(たとえば、n=184)のデータのうち、(n−1)ビット目のデータが入力される時点で、訂正前データ入力処理回路8から、予め規定された1ビットのデータが各誤り訂正ブロックに与えられる。 - 特許庁
In other words, the shortest bit length(L) is set below the shortest bit width(W) (i.e., L≤W) in such a manner that the further higher density of the bits 100 in the circumferential direction (or the progression direction of tracking) of the substrate is made possible.例文帳に追加
換言すれば、基板の円周方向(あるいはトラッキングの進行方向)におけるピット100のさらなる高密度化が可能となるように、最短ピット長(L)が最短ピット幅(W)以下に(すなわちL≦W)設定されている。 - 特許庁
Although respective series data obtained as the result of the decentralization become long in bit length and are music/speech signals since they are one-bit series, a sound which is completely different from the original music/speech signal is reproduced when the signal is reproduced.例文帳に追加
分散の結果得られる各系列データは、データ長が長くなるが、1ビット系列であるので、これ自身も音楽・音声信号となるが、この信号を再生しても、元の音楽・音声信号とは全く異なる音となる。 - 特許庁
A channel bit string that is an RLL code converted from data, in which information bits including a special bit are inserted at fixed intervals, according to a modulation table having a variable length conversion rule is input to a data demodulator 1.例文帳に追加
データ復調装置1に対しては、特殊ビットを含む情報ビットが一定の間隔で挿入されたデータを、可変長変換規則を有する変調テーブルに従って変換したRLL符号であるチャネルビット列が入力される。 - 特許庁
A 17 encoding unit 11 can obtain a 3-bit fixed length output coded word by referring to an encoded table 111 for the upper 2 bits of input bits out of an input bit series stored in a shift register of 11 bits.例文帳に追加
17符号化部11は11ビットのシフトレジスタに蓄えられた入力ビット系列のうち、上位2ビットの入力ビットに対して符号化テーブル111を参照して3ビットの固定長出力符号語を得ることができる。 - 特許庁
For a block synchronizing signal to be added to the head of a block composed of plural code words, when the maximum continuous length of the same bit in a code sequence is defined as Tmax, the same bit is once continued for Tmax +1 inside that block synchronizing signal.例文帳に追加
複数の符号語より構成されるブロックの先頭に付加するブロック同期信号は、符号シーケンスの同一ビットの最大連続長をT_maxとしたとき、当該ブロック同期信号内で1回、同一ビットがT_max +1個連続する。 - 特許庁
The gate 30 of the transistor 21 is formed, so that the gate length extends in the direction crossing the pair of bit lines 15, and the pair of bit lines are connected electrically with the second and third impurity regions 24b, 24c.例文帳に追加
このトランジスタ21のゲート30は、そのゲート長が一対のビット線15を横切る方向に一致して形成され、かつ一対のビット線が第2及び第3の不純物領域24b、24cに電気的に接続されている。 - 特許庁
A variable length encoding section 107 or 110 outputs an encoded bit stream by one block on the basis of symbol data comprising combinations of zero length and non-zero coefficient of received data and a prediction error distributed by a distribution section 105.例文帳に追加
可変長符号化部107又は110は、入力されたデータのゼロレングスと非ゼロ係数との組み合わせから成るシンボル・データと分配部105で分配される予測誤差値に基づいて、1ブロック分の符号化ビット列を出力する。 - 特許庁
The driving signal generation circuit 13 generates a driving signal to operate recording for a period corresponding to a predetermined length during a unit bit length in synchronism with an external synchronizing signal based on a recording signal modulated to a predetermined mode.例文帳に追加
駆動信号生成回路13は、所定の方式に変調された記録信号に基づいて、単位ビット長のうち、所定の長さに相当する期間、記録動作を行う駆動信号を外部同期信号に同期して生成する。 - 特許庁
An extended key for encryption outputting logic circuit 123 outputs, as an extended key for encryption, the value of 128 bit length selected from the extended key for encryption generating register 122 on the basis of the key length information and the progress of the round processing.例文帳に追加
暗号用拡大鍵出力論理回路123は、暗号用拡大鍵生成レジスタ122から鍵長情報とラウンド処理の進行とに基づいて選択された128ビット長の値を暗号用拡大鍵として出力する。 - 特許庁
In the viterbi detector 5, detection of a bit pattern prohibited in the encoder 1 is not performed, an output is outputted to a decoder 7 so that both of a bit column '01110' in which transmission is started from an even time column and continuity of bit '1' of length 4 or more are not detected, and it is converted into user data.例文帳に追加
ビタビ検出器5では、符号化器1で禁止したビットパターンの検出を行わないようにして、偶数時刻列から伝送が開始されるビット列「01110」と「長さ4以上のビット「1」の連続」の両方を検出しないようにして出力を復号器7に出力し、ユーザデータに変換する。 - 特許庁
A bit rate conversion means changes a bit rate of a program into a recordable lower bit rate when an idle capacity is smaller than the required capacity of a program going to be recorded on the basis of a program recording time length detected by a recording time detection means and a disk idle capacity detected by an idle capacity detection means.例文帳に追加
ビットレート変換手段は、記録時間検出手段が検出した番組の記録時間長と、空き容量検出手段が検出したディスクの空き容量より、記録しようとする番組に対して、空き容量が不足している場合には、番組のビットレートを記録可能なより低いビットレートに変更する。 - 特許庁
An image distribution server device 10 transmits a data packet where a bit string resulting from connecting compressed data for a QVGA image, compressed data for a VGA image, and compressed data for an original image in this order by prescribed bit length is a payload part, by multicast.例文帳に追加
画像配信サーバ装置10は、QVGA画像用圧縮データ、VGA画像用圧縮データ、および元画像用圧縮データを所定のビット長ずつこの順に繋げたビット列をペイロード部とするデータパケットをマルチキャスト送信する。 - 特許庁
Bit sequences before and after the postscript pattern of 3T-2T-3T are formed so that whole the bit sequence after modulation follows a rule of variable length modulation even when the part of the postscript pattern is replaced with a pattern constituted of all pits (recessed parts).例文帳に追加
3T−2T−3Tの追記パタンの前後の変調後ビット列は、当該追記パタンの部分が、全てピット(凹部)で構成されたパタンに置き換わったときにも、変調後ビット列の全体が可変長変調の規則に従うように生成されている。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|