「Bit length」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The verification equality R=uG+vQ may then be computed as -zR+(uz mod n)G+wQ=O with z and w of the reduced bit length.例文帳に追加

検証の相等性Ｒ＝ｕＧ＋ｖＱは、縮小ビット長のｚとｗを使用して、−ｚＲ＋（ｕｚ ｍｏｄ ｎ）Ｇ＋ｗＱ＝Ｏとして計算される。 - 特許庁

The address conversion part 250 converts the address by replacing a low-order bit part of a length corresponding to the burst size in the start address from the processor with a zero value.例文帳に追加

アドレス変換部２５０はプロセッサからの開始アドレスのうちそのバーストサイズに応じた長さの下位ビット部分をゼロ値に置換することによりアドレス変換を行う。 - 特許庁

Then a variable length coding processing section 15 adjusts the quantization step of the B picture depending on the bit distribution values so as to code the B picture at a lower compression rate.例文帳に追加

そして、可変長符号化処理部１５は、このビット配分値に応じて当該Ｂピクチャの量子化ステップを調整し、低い圧縮率で符号化されるようにする。 - 特許庁

IMAGE COMPRESSION APPARATUS AND PROGRAM FOR GENERATING PREDICTED DIFFERENCE COMPRESSED DATA OF FIXED BIT LENGTH, AND, IMAGE EXPANSION APPARATUS, IMAGE EXPANSION PROGRAM, AND ELECTRONIC CAMERA例文帳に追加

固定ビット長の予測差分圧縮データを生成する画像圧縮装置および画像圧縮プログラム、画像伸張装置および画像伸張プログラム、並びに電子カメラ - 特許庁

A correction pattern calculating section 13 of an error correction device 100 calculates correction patterns whose number corresponds to the bit length of reception data based upon the input reception data.例文帳に追加

誤り訂正装置１００の訂正パターン算出部１３は、入力された受信データをもとに受信データのビット長に相当する数の訂正パターンを算出する。 - 特許庁

Initialization is performed using an initial key and an initial vector, and after completing the initialization processing, a bit sequence having the same length of the cipher text is selected from an internal state.例文帳に追加

初期鍵と初期ベクトルとを用いて、初期化処理を行い、初期化処理終了後に、内部状態の中から暗号文と同じ長さのビット列を選択する。 - 特許庁

TG becomes compatible or adjusted to the desired length (TGL) by using bit repetition (or puncturing reduction) in combination with the reduction of the spreading factor.例文帳に追加

拡散係数の低減と組合せて、ビット反復（又はパンクチュアリングの減少）を用いることによって、ＴＧは所望の長さ（ＴＧＬ）に適合又は調整される。 - 特許庁

To make it possible to simply make the length of the bit line pair of a division cell array be the same among division cell arrays regardless of whether a redundant word line is included or not.例文帳に追加

分割セルアレイのビット線対の長さを、冗長ワード線を含む、含まないに関係なく、分割セルアレイ間で同じ長さにする事を簡単にできるようにする。 - 特許庁

To reduce the circuit scale of a bidirectional format conversion system by realizing variable length decoding on the bit stream of DV and MPEG formats in a common circuit.例文帳に追加

ＤＶ及びＭＰＥＧフォーマットのビットストリームの可変長復号化を共通の回路により実現し、以て双方向フォーマット変換システムの回路規模を低減する。 - 特許庁

To provide an instruction processing device of simple circuit constitution, which performs instruction processing at high speed without delay time even when the instructions of long bit length are continuously generated.例文帳に追加

長いビット長命令が連続して発生した場合でも、遅れ時間なく高速に命令処理を行なうとともに、回路構成が簡単な命令処理装置を提供する。 - 特許庁

To provide a shading correction circuit in which reduction in the data size of a correction coefficient for shading correction can be attained by optimizing and storing a bit length of the correction coefficient.例文帳に追加

シェーディング補正のための補正係数のビット長を最適化して格納し、補正係数のデータサイズの縮小をはかることができるシェーディング補正回路を提供する。 - 特許庁

According to a class tap extracted by a class tap extraction part 72, a DR calculation part 52 calculates DR and outputs it to a used bit length determination part 81.例文帳に追加

クラスタップ抽出部７２により抽出されたクラスタップに基づいて、ＤＲ算出部５２は、ＤＲを算出し、使用ビット長決定部８１に出力する。 - 特許庁

To accelerate dynamic programming (DP) alignment processing by parallelization with one processor, utilizing bit parallelism of word operations in a computer, without imposing restrictions on the lead length.例文帳に追加

リード長に制限を設けずに、計算機のワード演算のビット並列性を利用して、動的計画法（DP法）によるアラインメント処理を１プロセッサで並列化し高速化する。 - 特許庁

To ensure an electrical insulation between bit lines and word lines, and to prevent the formation of a bird beak inducing the deterioration of the controllability of a gate length and the increase of a defective leakage system.例文帳に追加

ビット線、ワード線間の電気的絶縁を確保し、ゲート長の制御性の低下、そしてリーク系不良の増加を誘発するバーズビークを持たないようする。 - 特許庁

A buffer circuit 11 converts the image data of the dot sequential form outputted from an image processing circuit 107 into a cluster of the same color components in a prescribed bit length.例文帳に追加

画像処理回路１０７が出力した点順次形式の画像データは、バッファ回路１１で所定のビット長の同色成分の集積体（クラスタ）に変換される。 - 特許庁

(3) Subsequently to the drilling work, the natural ground ahead is drilled to a depth corresponding to the anchoring body + guide pipe length by an inside inner bit of a smaller size than the casing.例文帳に追加

（３）その削孔作業に引き続き、ケーシングの一回り細い、内側のインナービットで、その先の地山を定着体＋ガイドパイプ長さに相当深さまで削孔する。 - 特許庁

In the case that an effective bit length of the first shift data is 32 or more bits, upper 32 bits are outputted as the first divided output data DO from a register 106.例文帳に追加

この第１のシフトデータの有効ビット長が３２ビット以上の場合、上位３２ビットがレジスタ１０６から最初の分割出力データＤＯとして出力される。 - 特許庁

A user-specified hash functions must take two arguments (a pointer to a byte string and a length) and return a 32-bit quantity to be used as the hash value. 例文帳に追加

ユーザー定義の hash 関数は二つの引数をとらなくてはならない (バイト文字列へのポインタと、長さ)。 そして hash 値として使われる 32ビットの値を返さなくてはならない。 - JM

For a two-burst length, two M-bit readout data from storage cells corresponding to control access commands respectively are output to the data input/output bus in a period of two cycles.例文帳に追加

２バースト長の場合は、制御アクセスコマンドそれぞれに対応する記憶セルからの２つのＭビットの読み出しデータを２サイクルの期間データ入出力バスに出力する。 - 特許庁

A barrel shifter 61 outputs all of a plurality of syntaxes, needed to find Run, Level, and LastFlag of one AC coefficient, as Codeword having a 64-bit length, to a following stage at the same time.例文帳に追加

バレルシフタ６１によって、６４ビット長のCodewordとして、１つのAC係数のRun,Level,LastFlagを求めるのに必要な複数のシンタックスの全てが同時に後段へと出力される。 - 特許庁

The ferromagnetic thin film patterns 15 of the bit length longer than the wavelength of the preformat information signals to be recorded on a magnetic disk medium 11 are formed on the master information carrier 14.例文帳に追加

マスター情報担体１４に、磁気ディスク媒体１１に記録すべきプリフォーマット情報信号の波長よりも長いビット長の強磁性薄膜パターン１５を形成する。 - 特許庁

The relay device retrieves a position identifier matched with the destination position identifier by the longest bit length and transmits its terminal address while including it in the destination address of the data packet.例文帳に追加

中継装置が、宛先位置識別子に、最も長いビット長だけ一致する位置識別子を検索し、その端末アドレスを、データパケットの宛先アドレスに含めて送信する。 - 特許庁

The conversion circuit 13 is constituted of shift registers 13-1 to 13-7, having the number of stages that correspond to a data length with 1 bit added to the 1/2 frames of audio data signals.例文帳に追加

変換回路１３は、オーディオデータ信号の１／２フレームに１ビット加算したデータ長に相当する段数を有するシフトレジスタ１３−１〜１３−１７で構成される。 - 特許庁

Thus, the problem that the communication packet of a variable bit length is attained and constitution becomes complicated as before is dissolved and the effective efficiency of the data is substantially improved.例文帳に追加

そのため従来例のように可変ビット長の通信パケットになって構成が複雑になるという問題が解消され、かつデータの実効効率を大幅に向上できる。 - 特許庁

Run length structures obtained after quantizing DCT coefficients of blocks are arranged as many as the number of the blocks for grouping are converted into an N-bit hash value with a hash function.例文帳に追加

ブロックのＤＣＴ係数を量子化した後の、ランレングスの構造をブロックの数だけ並べてグループ化したものをハッシュ関数によって、Ｎビットのハッシュ値に変換する。 - 特許庁

In combination with reducing the spreading factor, the TG can be tailored or adjusted to its desired length (TGL) by using bit repetition (or reduction of puncturing).例文帳に追加

拡散係数の低減と組合せて、ビット反復（又はパンクチュアリングの減少）を用いることによって、ＴＧは所望の長さ（ＴＧＬ）に適合又は調整される。 - 特許庁

Each of the quantized segments is encoded in a variable rate by variable-length encoders 22A to 22C, based on a quantized index to generate an alternative encoded bit stream.例文帳に追加

各量子化セグメントは代替的な符号化ビットストリームを生成するための量子化インデックスに基づいて、可変長エンコーダ22Ａ〜22Ｃにより可変レート符号化される。 - 特許庁

A counter of the controller 102 is reset at the counting of one bit length of multiplex communication or by an edge detecting pulse EDG.例文帳に追加

送受信タイミング制御部１０２のカウンタは、多重通信の１ビット長分のカウント時あるいはエッジ検出回路１０５からのエッジ検出パルスＥＤＧでリセットされる。 - 特許庁

The method further comprises a step for parsing the block of compressed media data into data sections, a step for inserting one more data section into the first data slot not yet used if the bit length of each data section is not longer than the slot bit length (600), and a step for transferring the data frames in series through the isochronous signal interface connected with the isochronous signal processor.例文帳に追加

更にこの方法は、圧縮メディア・データのブロックをデータ区分に構文解析することを含み、各々のデータ区分の区分ビット長はスロット・ビット長以下であり、更に１つのデータ区分を第１の未使用データ・スロットに挿入し（６００）、等時性信号プロセッサに接続された等時性信号インターフェースを介してデータ・フレームを直列に転送する。 - 特許庁

The coefficient variable length coding method operates in the four steps pipe line system of a step of run length coding coefficient data and expressing the data in terms of three dimensional values of run, level, and last; a step of transmitting the estimated three dimensional values; a step of estimating a variable bit vector using the transmitted three dimensional value; and a step of saving the estimated variable bit vector.例文帳に追加

係数可変長符号化方法は、係数データをランレングス符号化して、ラン、レベル、及びラストの３次元値で求める段階と、求められた３次元値を伝送する段階と、伝送された３次元値を用いて可変ビットベクトル値を求める段階と、求められた可変ビットベクトル値を保存する段階の４段階パイプライン方式で動作する。 - 特許庁

Besides, the dividend A with an optional effective bit length in a fixed bit length and the divisor B are automatically inputted to first-stage subtracters 1(a)-1(c) by an encoder 5 and select circuits 6 and 7 and, then, an input to a partial remainder calculator after the second-stage, which is previously calculated, is adjusted by an encoder 8 and a select circuit 9.例文帳に追加

また、固定ビット長内における任意の有効ビット長の被除数Ａ、除数Ｂに対して、エンコーダ５、セレクト回路６，７により自動的に初段の減算器１（ａ）〜１（ｃ）へ入力し、また２段目以降の予め計算しておく部分剰余算出器への入力を、エンコーダ８およびセレクト回路９により調整する。 - 特許庁

For the calculated residual, a coding parameter selection section 190 selects per time, from a plurality of coding parameters each indicating a combination of a lower bit length of fixed length coding and a type of variable length coding for the remaining upper bits, the one indicating a combination that produces the shortest code length of past residuals when coding the past residuals rather than the calculated residual.例文帳に追加

符号化パラメータ選択部１９０は、算出された残差に対して、固定長符号を用いる下位ビット長と残りの上位ビットに用いる可変長符号の種別との組み合わせを示す複数の符号化パラメータのうち、当該残差より過去の残差を符号化した場合に当該過去の残差の符号長が最も短くなる組み合わせを示すものを時刻ごとに選択する。 - 特許庁

An input picture signal is predictively coded with a calculation section 53, is applied with a DCT process in a DCT circuit 56, is quantized in a quantization circuit 57, and is variable-length-coded in a variable-length coding circuit 58 to extract an output bit stream.例文帳に追加

入力画像信号を、演算部５３により予測符号化し、ＤＣＴ回路５６にてＤＣＴ処理を施し、量子化回路５７で量子化し、可変長符号化回路５８で可変長符号化して、出力ビットストリームを取り出す。 - 特許庁

Disclosed is a device or method for decoding the bit stream, which includes argots which are derived from a code table and have length different from one another; and information regarding the length of the longest argot which is actually generated is included as side information.例文帳に追加

ビットストリームを復号化する装置又は方法であり、ビットストリームはコード表から引き出された互いに異なる長さを有する暗語を含み、また、実際に発生する最も長い暗語の長さに関する情報をサイド情報として含む。 - 特許庁

One of the 2nd decoders 41 to 44 shifting the bit positions of data to be decoded one by one is selected in accordance with the data length L1 of the 1st encoded data, and the data length L2 of the 2nd encoded data is calculated in accordance with decoded data RS2 decoded by the selected 2nd decoder.例文帳に追加

１つ目の符号化データのデータ長Ｌ１によって、復号化するデータ位置が１ビットづつずれた複数の第２の復号部の中から１つが選択され、その復号化データＲＳ２に応じて、２つ目の符号化データ長Ｌ２が算出される。 - 特許庁

A shift register of, for example, 32 bit × 5 block is constituted as the shift register according to a block length and a number of blocks, and data of the respective blocks are shifted in the shift register and inputted in a multiplier and an adder respectively to execute a multiple length arithmetic processing.例文帳に追加

ブロック長とブロック数に応じたシフトレジスタとして、例えば３２ビット×５ブロックのシフトレジスタを構成し、各ブロックのデータをシフトレジスタにおいてシフトし、それぞれ乗算器、加算器に入力して、多倍長演算処理を実行する。 - 特許庁

The contents of the conversion table 11 can be changed dynamically, by properly updating the bit length with each setting updated period by a random number and properly setting the segmented data length by a random number.例文帳に追加

なお、変換表１１の内容は、乱数により適宜その長さが設定される更新周期ごとに更新され、また、切り出し長さも乱数により適宜設定された長さに切り出され、これによって変換表１１の内容は動的に変えることができる。 - 特許庁

At a receiver side, a bit extract section 110 extracts the valid data length from the transmission sub-frame outputted from a channel multiplexer/demultiplexer section 103, extracts the coded data from the transmission sub-frame on the basis of the length and outputs the data to a decoder 111.例文帳に追加

受信側で、ビット抽出部１１０は、回線多重分離部１０３から出力される伝送サブフレームから有効データ長を抽出し、それに基づいてその伝送サブフレームから符号化データを抽出して復号器１１１に出力する。 - 特許庁

The data reproduction device 200 extracts the value of the special amount area from the recorded data and evaluates them, and also performs a bit shift or the like for the code non-integral value of the fixed bit length by the difference in resolution between the recording side and the reproduction side to reproduce the data.例文帳に追加

データ再生装置２００は，記録されたデータから特殊量領域の値を抽出し，評価するとともに，固定ビット長の符号無整数値について，記録側の分解能と再生側の分解能との差によりビットシフトなどを行い，データを再生する。 - 特許庁

The look-up head DC controls section 3 forms the redundancy bit data word S3 which is finest for the data words to be currently encoded satisfying the run-length restraining conditions by referencing the plural data words outputted from the FIFO memory 2 and the reference redundancy bit data words.例文帳に追加

ルックアヘッドＤＣ制御部３は、ＦＩＦＯメモリ２から出力された複数のデータ語と基準の冗長ビットデータ語とを参照して、ラン・レングス・拘束条件を満たした、現在符号化すべきデータ語のための最良の冗長ビットデータ語Ｓ３を生成する。 - 特許庁

The information processor has an analysis section 5 that stores an intermediate code to identify at least a bit length of a processing object and a processing procedure into an intermediate code program 2, sequentially carries out the processing procedure stored in the intermediate code program 2 and analyzes the bit stream.例文帳に追加

少なくとも処理対象のビット長、処理手続きを特定する中間コードを中間コードプログラム２に記憶しておき、その中間コードプログラム２に記憶されている処理手続きを順次実行して、ビットストリームを解析する解析部５を有する。 - 特許庁

The receiver compares a correlation value, which is obtained by multiplying a received signal by a reference signal of which time average of 1 bit interval becomes 0 and integrating the multiplied value over 1 bit length, with a threshold value in a demodulation section and demodulates the received signal which is Manchester-encoded or subcarrier-modulated.例文帳に追加

マンチェスタ符号化またはサブキャリア変調された受信信号を、復調部において１ビット間の時間平均が０となる参照信号を受信信号と乗算して１ビット長にわたって積分して得られる相関値を閾値と比較して復調する。 - 特許庁

To enable a DVS control with higher performance by modulating so that a code word of (q) bit can be obtained from input data of (p) bit (q>p) satisfying a specified run-length limitation rule by a small hardware employing encoding tables whole number is smaller than that in a conventional technique.例文帳に追加

複数の符号化テーブルを用いてｐビットの入力データ語をｑビット（ｑ＞ｐ）の符号語に変調する変調方法や変調装置では、入力データ語の出現頻度を考慮していないため、より性能の高いＤＳＶ制御が困難である。 - 特許庁

To provide an optical phase modulation evaluation apparatus capable of measuring a relative inter-bit phase difference of an optical phase modulation signal by arbitrarily changing an optical path length of an optical phase retarder provided in one of arms of a bit delay interferometer and giving different two optical phase differences ϕ between two arms of the bit delay interferometer.例文帳に追加

ビット遅延干渉計の一方のアームに備えた光位相遅延器の光路長を任意に変化させて、ビット遅延干渉計の２つのアーム間に異なる２つの光位相差φを与えることによって、光位相変調信号の相対的なビット間位相差の測定を可能にした光位相変調評価装置を提供する。 - 特許庁

By introducing a delay adjustment value calculated from wire length information of each bit data signal and each data strobe signal between a system LSI 2 and a memory 3, a value obtained by adding a result of the access timing adjustment to the delay adjustment value is set as an access timing adjustment value for a bit data subjected to the access timing adjustment processing other than one-bit data.例文帳に追加

システムＬＳＩ２とメモリ３間の各ビットデータ信号およびデータストローブ信号の配線長情報から算出された遅延調整値の導入によって、アクセスタイミング調整処理をした１ビットデータ以外のビットデータに対しては、上記アクセスタイミング調整結果に、上記遅延調整値を加算した値をアクセスタイミング調整値として設定する。 - 特許庁