「Ff」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

The four-dimensional navigation unit 1 deduces physical evaluation functions Ff and Ft with four-dimensional initial setting coordinates X0j and three-dimensional initial setting speed V0j set to variables according to inverse dynamics.例文帳に追加

４次元航法ユニット１は、４次元初期設定座標Ｘ０ｊと３次元初期設定速度Ｖ０ｊとを変数とする物理的評価関数Ｆｆ，Ｆｔを逆ダイナミックスに従って導出する。 - 特許庁

An FF correction amount TRQDRBFF is produced only a period of one cycle of resonance period TDRBCYCL of a vehicle drive system from the time when it is detected that the demand torque is rapidly varied.例文帳に追加

要求トルクが急激に変化したことを検出した時点から、車両駆動系の共振周期ＴＤＲＢＣＹＣＬの１周期の期間だけ、ＦＦ補正量ＴＲＱＤＲＢＦＦが生成される。 - 特許庁

To provide a constant velocity universal joint device with torque detecting function for measuring torque which operates on each wheel of a FF vehicle or a 4WD vehicle and easily securing an installation site of a measuring means.例文帳に追加

ＦＦ車や４ＷＤ車などにおける各車輪に作用するトルクを測定でき、その測定手段の設置場所の確保が容易なトルク検出機能付等速自在継手装置を提供する。 - 特許庁

Also, when a noise is superimposed on an external reset signal RST prior to the falling of the chip enable signal CE, and an FF circuit 21 is reset, the falling detection signal FE is changed to a low level (t12).例文帳に追加

また、チップイネーブル信号ＣＥの立ち下がり前に、外部リセット信号ＲＳＴにノイズが乗る等してＦＦ回路２１がリセットされると、立上り検出信号ＦＥはロウレベルに変化する（ｔ１２）。 - 特許庁

When the 'H' level signal is outputted from the D-FF 12, a counter circuit in the reset extension circuit 14 starts counting operation, and after the lapse of prescribed time, the circuit 14 outputs an 'L' level signal.例文帳に追加

Ｄ−ＦＦ１２から”Ｈ”レベルが出力されることで、リセット伸長回路１４内のカウンタ回路がカウント動作を開始し、規定時間経過するとリセット伸長回路１４が”Ｌ”レベルを出力する。 - 特許庁

In this FF amplifier, a signal on a main line is fetched through an ALC (automatic level control) circuit 40 by a synchronism detector 36 as a reference signal, and the synchronism detection of a signal ERR fetched from a distortion compensating loop L2 is operated.例文帳に追加

本線上の信号をＡＬＣ回路４０を介して同期検波器３６に参照信号として取り込み、歪補償ループＬ２から取り出した信号ＥＲＲを同期検波する。 - 特許庁

When a waiting time ΔT of a time difference between YT1 and YT2 passes in FF=1 and if FD=1, it is determined to be a motor malfunction and if not, it is determined to be malfunction in the fan alone.例文帳に追加

ＦＦ＝１になったとき、ＹＴ１とＹＴ２の時間差分の待ち時間ΔＴ経過後にＦＤ＝１になっていれば、モータ異常と判断し、そうでなければファン単独の異常と判断する。 - 特許庁

Since the input signal DT or the like of 'L' is first held in the FF 11 or the like, rather than 'H', the drive voltage outputted up to the moment is first stopped and the other drive voltage is outputted later.例文帳に追加

入力信号ＤＴ等は、“Ｌ”が“Ｈ”よりも先にＦＦ１１等に保持されるので、それまで出力されていた駆動電圧が先に停止され、その後、他の駆動電圧が出力される。 - 特許庁

A 1st D/A converter 37 separating each channel data on the basis of an LR clock outputted by a 1st D-FF 41, reads the data of an RF(right front) channel and an RC(right center) chanel.例文帳に追加

第１のＤ−ＦＦ４１が出力するＬＲクロックに基づいて各チャンネルデータの分離を行う第１のＤ／Αコンバータ３７では、ＲＦチャンネルおよびＲＣチャンネルのデータを読み込む。 - 特許庁

By using an EL sheet as a light source and by combining an FF sheet therewith, the objective structural body has a function of a sign board having flexibility and can be installed on a projecting shape or a curved surface.例文帳に追加

本構造体のように、ＥＬシートを光源として、ＦＦシートを組み合わせることで、本構造体が柔軟性を有する表示板の機能を有し、突起状、湾曲面への設置が可能となる。 - 特許庁

To obtain a feedforward non-linear distortion compensating amplifier(FF amplifier) in which unwanted spurious emission due to a pilot signal can be prevented from being generated, and the response time of each loop to the change in the operation condition can be shortened.例文帳に追加

パイロット信号に起因して不要スプリアスが発生することが無く、動作条件の変化に対する各ループの応答時間が短いフィードフォワード非線形歪補償増幅器（ＦＦ増幅器）を得る。 - 特許庁

To enable an FF precisely correspond to port, to make the circuit structure of an old logical circuit where ports are split preservable and to make a design change of a circuit structure which does not change its function reflectable in an updated circuit.例文帳に追加

正確なＦＦの対応づけ、ポートが分割された旧論理回路の回路構造の保存、機能変更をしない回路構造の設計変更の更新回路への反映を可能にする。 - 特許庁

When the value FF of the frame of the time code T0 has a fraction and also the progress speed S in restarting satisfies the prescribed condition, adjustment is performed to truncate the fraction of the time code T0 in a step S5.例文帳に追加

そして、タイムコードＴ０のフレームの値ＦＦに端数があり、再開時の進行速度Ｓが所定の条件を満たす場合、ステップＳ５で、タイムコードＴ０の端数を切り捨てる調整が行われる。 - 特許庁

A pulse is generated at an AND circuit 40 between synchronous start and stop signals taking a synchronism at FF 24, 38 and is counted by a scaler 42 and a count number at the time of stop is stored in a register.例文帳に追加

ＦＦ２４、３８で同期を取った同期スタート及びストップ信号間でＡＮＤ回路４０においてパルスを発生し、スケーラ４２で計数して、ストップ時点の計数をレジスタ４４にストアする。 - 特許庁

A power consumption control circuit 20 is provided with a D-type flip-flop (D-FF) 21 and three inverter circuits 22, constitutes an oscillator circuit synchronized with the delay clock signal A11 and consumes prescribed power.例文帳に追加

消費電力制御回路２０は、Ｄ型フリップフロップ（Ｄ−ＦＦ）２１及び３つの反転回路２２を有し、遅延クロック信号Ａ１１に同期した発振回路を構成し、所定の電力を消費する。 - 特許庁

In the reconfigurable logic device, a lookup table 11 has a nonvolatile flip-flop FF using a hysteresis characteristic of a ferroelectric element as means for storing configuration data in a nonvolatile manner.例文帳に追加

リコンフィギュラブルロジック装置において、ルックアップテーブル１１は、コンフィギュレーションデータを不揮発的に記憶する手段として、強誘電体素子のヒステリシス特性を利用した不揮発性フリップフロップＦＦを有する。 - 特許庁

When discovering an error path that has possibility of generating a hold time volation, a design processor changes a Q output into a Q2 output, as the output from the flip-flop FF at a pre-stage in the error path.例文帳に追加

ホールドタイム違反が生じる可能性があるエラーパスを発見した場合、設計処理部は、このエラーパスにおいて前段のフリップフロップＦＦの出力としてＱ出力からＱ２出力に変更する。 - 特許庁

This integrated circuit 1 has the memory block 10 having a RAM macro 2, the first and second scanning circuits 7, 8 having a plurality of scanning flip-flops (FF), and a serial access memory BIST circuit 3.例文帳に追加

集積回路１は、ＲＡＭマクロ２を含むメモリブロック１０と、複数のスキャンフリップフロップ（ＦＦ）を有する第１及び第２のスキャン回路７、８と、シリアルアクセスメモリＢＩＳＴ回路３とを有する。 - 特許庁

In an analog quadrature demodulation circuit (A), FF 315 and 316 included in a frequency division type phase shift circuit 312 divide a frequency of a LOCAL signal into four frequencies to generate quadrature carrier signals.例文帳に追加

（Ａ）のアナログ直交復調回路において、分周型移相回路３１２に含まれるＦＦ３１５及び３１６は、ＬＯＣＡＬ信号を４分周することにより直交搬送波信号を生成する。 - 特許庁

The clocked inverter circuit INV0 is made active when the clock signal PCLKB is in the low level to output an output signal of the flip-flop circuit FF for output to a latching circuit LATCH.例文帳に追加

クロックドインバータ回路ＩＮＶ０は、クロック信号ＰＣＬＫＢがローレベルである場合にアクティブとされ、フリップフロップ回路ＦＦの出力信号を反転して保持回路ＬＡＴＣＨに出力する。 - 特許庁

The integrated circuit 1 comprises the memory block 10 including a RAM macro 2, a first and a second scanning circuit 7, 8 having a plurality of scanning flip-flop (FF), and a parallel access memory BIST circuit 3.例文帳に追加

集積回路１は、ＲＡＭマクロ２を含むメモリブロック１０と、複数のスキャンフリップフロップ（ＦＦ）を有する第１及び第２のスキャン回路７、８と、パラレルアクセスメモリＢＩＳＴ回路３とを有する。 - 特許庁

To provide conductive pastes for solar cell electrodes capable of stably obtaining high FF, especially a conductive paste for forming an electrode on an n-type semiconductor of a crystal-based silicon solar cell.例文帳に追加

高いＦＦを安定して得ることができる太陽電池電極用導電性ペースト、特に結晶系シリコン太陽電池のＮ型半導体上の電極を形成するための導電性ペーストを提供する。 - 特許庁

To provide an interface circuit never propagating instability by the level fluctuation of a former stage FF which is particularly unstable among meta-stable states under a condition where a wrong latch of one clock is permitted.例文帳に追加

１クロック分の誤ラッチは許される条件におけるメタステーブル状態の中でも特に不安定な、前段ＦＦのレベル変動による不安定性を伝播させないインタフェース回路を提供する。 - 特許庁

While inflation rate continued at the historic low level, FRB reduced the target rate of the federal funds to 0 to 0.25% in December, 2008, and left it unchanged to continue the ultra-low interest policy.例文帳に追加

FRB は、インフレ率が歴史的低水準を続ける中、2008年12月にフェデラルファンド（FF）金利の誘導目標を0～0.25％まで引き下げて以来、同水準を据え置き、超低金利政策を維持し続けてきた。 - 経済産業省

To provide a pneumatic radial tire capable of improving the over-steering phenomenon likely to be generated at cornering, in particular when mounted on an FF vehicle, without sacrificing the high-speed durability substantially.例文帳に追加

高速耐久性を実質的に犠牲にすることなしに、特にＦＦ車両に装着した際のコーナリング走行時における発生し易いオーバーステアを改善するようにした空気入りラジアルタイヤを提供する。 - 特許庁

An input signal Si1 is given to a D-FF 41 synchronously with a lock signal ck, an output signal S41 is given to a combination circuit 42, and an output signal S42 is outputted therefrom.例文帳に追加

入力信号Ｓｉ１はクロック信号ｃｋに同期してＤ−ＦＦ４１に入力され、出力信号Ｓ４１が組合わせ回路４２に入力され、出力信号Ｓ４２が出力される。 - 特許庁

As for an initial manipulated variable gain, a value obtained by dividing what multiplies the found lower limit by a maximum manipulated variable by the target value is compared with the FF gain, and the larger value is decided as the initial manipulated variable.例文帳に追加

そして、初期操作量ゲインは、上記求めた下限値に最大操作量を掛けたものを目標値で割って得られた値と、ＦＦゲインを比較し、大きい値を初期操作量ゲインに決定する。 - 特許庁

When the timing margin of both of the path A and the path B is not sufficient, a logic synthesizing part replaces the circuit 5 with a correcting FF circuit 5a.例文帳に追加

修正用ＦＦ回路５ａは、遅延回路１４を有するデータ出力端子ＱＤと遅延回路を有さないデータ出力端子Ｑとを備えており、予めセルライブラリとしてライブラリに登録しておく。 - 特許庁

To provide a high-performance dye-sensitized solar cell improved in FF and improved in a short-circuit current; to provide its manufacturing method; and to provide a dye-sensitized solar cell module.例文帳に追加

ＦＦが改善され、かつ短絡電流が向上した高性能な色素増感太陽電池およびその製造方法ならびに色素増感太陽電池モジュールを提供することを課題とする。 - 特許庁

If the complementary address signals Xi, /Xi are retained on the two FF(Flip Flop) 24 and 25 of the address latch part 20A, the entrapment permission signal EN becomes 'L', the outputs of NAND 21A, 23A become 'H'.例文帳に追加

アドレスラッチ部２０Ａの２つのＦＦ（フリップフロップ）２４，２５で相補的なアドレス信号Ｘｉ，／Ｘｉが保持されていれば、ノードＮＢの取込許可信号ＥＮは“Ｌ”となり、ＮＡＮＤ２１Ａ，２３Ａの出力は“Ｈ”となる。 - 特許庁

The dummy FF 701 is a bypass element for propagating a scan signal while bypassing FFs 504 and 505 arranged adjacently to the non-arrangement position 511, and does not perform signal processing as other FFs 501-508.例文帳に追加

このダミーＦＦ７０１は、未配置位置５１１に隣接配置されたＦＦ５０４、５０５間をバイパスしてスキャン信号を伝搬させるバイパス素子であり、他のＦＦ５０１〜５０８のような信号処理はおこなわない。 - 特許庁

In a systolic array circuit, although on FF (D flip flop) 120 has been used as a primary holding region of the result of an arithmetic operation, a D latch 110 is adopted as the primary holding region of the arithmetic operation.例文帳に追加

シストリックアレイ型回路では、演算結果の一次保持領域として、ＦＦ（Ｄフリップフロップ）１２０が使用されていたが、本発明では、演算結果の一次保持領域としてＤラッチ１１０を採用した。 - 特許庁

To provide a transmission with an auxiliary shift mechanism in which an auxiliary shift mechanism can be incorporated without significant increase in the length of a transmission, and which can be satisfactorily put to practical use as a transmission for a FF vehicle.例文帳に追加

変速機の全長をあまり増大させずに副変速機構を組み込むことができ、ＦＦ車用の変速機としても十分に実用化が可能な構成の副変速機構付き変速機を提供する。 - 特許庁

A post-correction circuit modeling section 1c generates a modeled post-correction circuit by replacing at least a part of FF(flip-flop) before and after the asynchronous section extracted by the asynchronous section extraction part 1b with a combinational circuit.例文帳に追加

修正後回路モデリング部１ｃは、非同期箇所抽出部１ｂで抽出した非同期箇所の前後のＦＦの少なくとも一部を組合せ回路に置き換えてモデリング済修正後回路を生成する。 - 特許庁

To provide a method for forming multilayer coating film, comprising applying aqueous base coating and clear coating by a wet-on-wet process and curing in a two-coat one-bake coating method so as to achieve a coating film having excellent in flip-flop properties (FF) and no unevenness.例文帳に追加

水性ベース塗料とクリヤー塗料をウェット・オン・ウェットで塗装してツーコート・ワンベーク硬化する複層塗膜形成方法で、フリップフロップ性（ＦＦ性）が高くてムラのない複層塗膜形成方法を提供する。 - 特許庁

To provide a method for forming multilayer coating film applying aqueous base coating and clear coating by a wet-on-wet process and curing in a two-coat one-bake coating method so as to achieve a coating film having excellent in flip-flop properties (FF) even when the coating contains high solid content.例文帳に追加

水性ベース塗料とクリヤー塗料をウェット・オン・ウェットで塗装してツーコート・ワンベーク硬化する複層塗膜形成方法で、高固形分でもフリップフロップ性（ＦＦ性）がよい方法を提供する。 - 特許庁

To provide a scan flip-flop circuit (scan FF circuit) that has a fixed value input function, relaxes the setup timing condition about data to be input, and relaxes the hold timing condition about a scan-in signal to be input.例文帳に追加

固定値入力機能を有し、かつ、入力されるデータについてのセットアップタイミング条件の緩和、及び入力されるスキャンイン信号ついてのホールドタイミング条件の緩和を図ったスキャンＦＦ回路を得る。 - 特許庁

The comparator CMP, the flip-flop FF, and the clock generation unit CLK supply a gate signal to the gate of the switch element Q1 according to the voltage divided by the resistors R2, R3 and the voltage converted by the resistor R1.例文帳に追加

比較器ＣＭＰと、フリップフロップＦＦと、クロック生成部ＣＬＫとは、抵抗Ｒ２、Ｒ３で分圧された電圧と、抵抗Ｒ１により変換された電圧と、に応じて、スイッチ素子Ｑ１のゲートにゲート信号を供給する。 - 特許庁

A first FF circuit 144 outputs an input signal synchronously with the rising of a clock signal, and a signal delay means 115 delays the output signal only by a prescribed time shorter than one cycle of the clock signal.例文帳に追加

クロック信号の立ち上がりに同期して第一ＦＦ回路１１４が入力信号を出力し、この出力信号を信号遅延手段１１５がクロック信号の一周期より短い所定時間だけ遅延させる。 - 特許庁

A comparator 108 discriminates coincidence or non-coincidence between two consecutive data, and data changed by a changer 102 is selected by a first selector 104 and is supplied to a D-FF 106 in the case of coincidence.例文帳に追加

比較器１０８で連続する２つのデータが一致するか否かを判定し、一致する場合には変更器１０２で変更されたデータを第１セレクタ１０４で選択してＤ−ＦＦ１０６に供給する。 - 特許庁

When operation of a CPU 1A is unneeded, a FF (Flip Flop) 56 is set by the clock stop signal BCS to stop the operation of the clock generation circuit 34, whereby unnecessary power consumption by wasteful clock supply is reduced.例文帳に追加

ＣＰＵ１Ａの動作が不要になったときに、クロック停止信号ＢＣＳによってＦＦ５６をセットしてクロック生成回路３４の動作を停止させ、無駄なクロック供給による不必要な電力消費を低減する。 - 特許庁

The dummy FF 701 is a bypass element which bypasses between FFs 504 and 505 arranged adjacently to the unarranged position 511 to propagate a scan signal and does not perform signal processing as other FFs 501 to 508 do.例文帳に追加

このダミーＦＦ７０１は、未配置位置５１１に隣接配置されたＦＦ５０４、５０５間をバイパスしてスキャン信号を伝搬させるバイパス素子であり、他のＦＦ５０１〜５０８のような信号処理はおこなわない。 - 特許庁

An OR circuit 23 outputs a reset signal Reset for resetting the FF circuits 26 to 29 after the elapse of a prescribed period of time when the signal levels of the delayed input signals AIN and BIN become equal.例文帳に追加

ＯＲ回路２３からは、遅延された入力信号ＡＩＮ，ＢＩＮの信号レベルが同じになったとき、ＦＦ回路２６〜２９をリセットするためのリセット信号Ｒｅｓｅｔが所定時間経過後に出力される。 - 特許庁

Thus, a selector 14 selects newest latched data DA, DB in the FFs 11, 12 and latched by a FF 16 synchronously with the output clock signal CLK2 and outputted as output data DO.例文帳に追加

これにより、ＦＦ１１，１２の内の最新の保持データＤＡ，ＤＢがセレクタ１４によって選択され、更に出力クロック信号ＣＬＫ２に同期してＦＦ１６で保持されて、出力データＤＯとして出力される。 - 特許庁

To provide an intentional skew adjusting method for developing a high speed integrated circuit in a short period of time by efficiently correcting the timing error of an FF (flip flop) in an integrated circuit in a short period of time.例文帳に追加

集積回路内のＦＦ（フリップフロップ）のタイミングエラーを短時間で効率良く修正できるようにし、高速な集積回路の短期間での開発を可能とするインテンショナルスキュー調整方法を提供する。 - 特許庁