「Gate Line」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

The noise signals reflected at the distal end of the distal end open type line 102b are transmitted to the distal end open type line 102a, reflected at the distal end of the distal end open type line 102a, made incident on the gate of the high electron mobility transistor 101 and amplified again.例文帳に追加

先端開放型線路１０２ｂの先端で反射した雑音信号は、先端開放型線路１０２ａへ伝送され、先端開放型線路１０２ａの先端で反射され、高電子移動度トランジスタ１０１のゲートに入射され、再度増幅される。 - 特許庁

In a microstrip line 2 formed on a dielectric substrate 1, a gate of an input end of an amplifying element 3 is connected to an input end side line 2a; the drain of an output end is connected to an output end side line 2b; and the source is connected to a ground electrode 5.例文帳に追加

誘電体基板１上に形成されたマイクロストリップ線路２において、増幅素子３の入力端のゲートが入力端側線路２ａに接続され、出力端のドレインが出力端側線路２ｂに接続され、ソースが接地電極５に接続される。 - 特許庁

The liquid crystal module 110 includes an upper polarizer 111, a lower polarizer 115, an upper glass substrate 112, a lower glass substrate 114, a liquid crystal 113, a color filter 116, a thin film transistor 118, a black matrix 119, a data line 131, a gate line 132, a detection line 133, etc..例文帳に追加

液晶モジュール１１０は、上偏光板１１１、下偏光板１１５、上ガラス基板１１２、下ガラス基板１１４、液晶１１３、カラーフィルタ１１６、薄膜トランジスタ１１８、ブラックマトリクス１１９、データライン１３１、ゲートライン１３２、検出ライン１３３などを含む。 - 特許庁

Bypass transistors B11, connected in parallel to a memory transistor in each memory cell, common line BPL, etc., for common connection with the plurality of gate electrodes, a common line control means 22 which controls a bypass transistor with a voltage applied to the common line, are provided.例文帳に追加

また、各メモリセル内でメモリトランジスタと並列接続されたバイパストランジスタＢ１１，…と、その複数のゲート電極を共通接続する共通線ＢＰＬ１，…と、共通線に印加する電圧によりバイパストランジスタを制御する共通線制御手段２２とを有する。 - 特許庁

A liquid crystal panel 1 has the signal lines and scanning lines which are vertically and horizontally arranged in line, display elements 3 arranged near intersections between the signal lines and the scanning lines, analog switches 4 connected to each signal line and gate drive circuits 5 which drive each scanning line.例文帳に追加

液晶パネル１は、縦横に列設された信号線および走査線と、信号線および走査線の交点付近に配置される表示素子３と、各信号線に接続されるアナログスイッチ４と、各走査線を駆動するゲート駆動回路５とを有する。 - 特許庁

The electrode pair in the first region comprises a first electrode electrically connected to at least one of a gate line and a data line via a switching element TFT, and a second electrode electrically connected so as to apply a first voltage through a first common line.例文帳に追加

第１領域の電極ペアは、スイッチング素子ＴＦＴによってゲートライン及びデータラインの少なくとも１つに電気的に接続された第１電極と、第１コモンラインによって第１電圧が印加されるように電気的に接続された第２電極とを含む。 - 特許庁

Each cross area of the electrode lines 2, 4 is formed with a pore 5 penetrating the gate line 4 and the insulation layer 3 to the cathode electrode line 2, while the surface of the cathode electrode line 2, i.e., the bottom of the minute hole 5, has a cold cathode thin film 7.例文帳に追加

各電極ライン２、４の交差領域には、ゲート電極ライン４と絶縁層３とを貫通してカソード電極ライン２に達する微細孔５が形成され、この微細孔５の底部となるカソード電極ライン２の表面に冷陰極薄膜７を有する。 - 特許庁

A monitor pixel has a monitor pixel power supply line, a first light-emitting element and a first TFT, while a pixel has a power supply line, a second TFT as driving TFT, a signal line which gives a signal to a gate of the second TFT, a third TFT and a second light-emitting element.例文帳に追加

モニタ画素は、モニタ画素電源線と、第１の発光素子と、第１ＴＦＴとを有し、画素は、電源線と、駆動ＴＦＴとなる第２ＴＦＴと、第２ＴＦＴのゲートに信号を与える信号線と、第３ＴＦＴと、第２の発光素子とを有する。 - 特許庁

Na0 and Na1 constitute a gate circuit connected to a word line WL, and control the input into or the output from each SRAM circuit part.例文帳に追加

Ｎａ０，Ｎａ１は、ワード線ＷＬに接続されているゲート回路を構成しており、各ＳＲＡＭ回路部への入出力制御を行っている。 - 特許庁

First to fourth control gate line drivers CGDRV0-3 are arranged respectively in local driver regions 220A, 220B of both side holding the adjacent two small blocks 215 between them.例文帳に追加

隣接する２つのスモールブロック215を挟んだ両側のローカルドライバ領域220A，220Bにそれぞれ、第１〜第４のコントロールゲート線ドライバＣＧＤＲＶ０〜３が配置される。 - 特許庁

The effective gate length Lg is regulated by the width and the depth of the recessed part 15 on the section parallel to the word line and is prolonged by two times the depth of the recessed part 15.例文帳に追加

実効ゲート長Ｌｇは、ワード線に平行な断面における凹部１５の幅，深さによって規定されて、凹部１５の深さの２倍分だけ長くなる。 - 特許庁

Thus, it is possible to normally control on-off the TFTs in a pixel even if the power source voltage for driving the gate signal line is lowered.例文帳に追加

これによって、ゲート信号線を駆動する電源電圧を低くしても正常に画素内のＴＦＴのＯＮ・ＯＦＦ制御を行うことが出来る。 - 特許庁

The semiconductor storage device is provided with a driving circuit 22 for controlling a voltage applied to a substrate 1, selection gates SG0 and SG1, a local bit line LB2 and a control gate CGn.例文帳に追加

基板１、セレクトゲートＳＧ０、ＳＧ１、ローカルビット線ＬＢ２、及びコントロールゲートＣＧｎに印加される電圧を制御する駆動回路２２を備える。 - 特許庁

The gate (G) of the field-effect transistor 64 is connected to the connection point 66 between the oscillation circuit 73 and the resistor R1 via a connection line 65.例文帳に追加

電界効果トランジスタ６４のゲート（Ｇ）が、発振回路７３と抵抗器Ｒ１との接続点６６に接続線６５を介して接続されている。 - 特許庁

After gate voltage of the memory transistor of the selected word line reaches the program voltage, ground voltage is supplied to the channel region of the string.例文帳に追加

前記選択されたワードラインのメモリセルトランジスタのゲート電圧が前記プログラム電圧に到達した後、前記ストリングのチャンネル領域に接地電圧に供給される。 - 特許庁

A second switching transistor is provided with a first terminal which is connected to the gate terminal of the first transistor and a control terminal which is connected to a second scanning line.例文帳に追加

第二スイッチングトランジスタは第一Ｐ型トランジスタのゲート端子に結合される第一端子と、第二スキャンラインに結合される制御端子とを備える。 - 特許庁

To effectively prevent characteristic deterioration due to a pattern shift in gate formation while suppressing increase in cell area, and to reduce resistance in a power supply voltage feeder line.例文帳に追加

セル面積増大を抑制しつつゲート形成時のパターンずれによる特性低化を有効に防止し、さらに電源電圧供給線を低抵抗化する。 - 特許庁

To provide a driving circuit with which corrosion of a metal thin film in the vicinity of a contact hole is suppressed in a gate line driving circuit for an active matrix.例文帳に追加

アクティブマトリクス用ゲート線駆動回路において、コンタクトホール近傍の金属薄膜の腐食を抑制することができる駆動回路を提供する。 - 特許庁

The sub-CPU 212 outputs an acknowledgment signal conforming reception of the control command to the output gate C through a signal line L9.例文帳に追加

続いてサブＣＰＵ２１２は、制御コマンドを受信したことを確認した確認信号を信号線Ｌ９を介して出力ゲートＣへ出力する。 - 特許庁

A thin film transistor TR which is connected to a gate line GL to be supplied with a pixel selection signal and is not shown in Fig. is disposed on a TFT substrate 10.例文帳に追加

ＴＦＴ基板１０上には、画素選択信号が供給されるゲート線ＧＬに接続された不図示の薄膜トランジスタＴＲが配置されている。 - 特許庁

When a selection TFT 20, a correction TFT 22 are switched on, a data voltage on a data line is stored in a storage capacitor 28 as a gate voltage of a driver TFT 24.例文帳に追加

選択ＴＦＴ２０、補正ＴＦＴ２２がオンすることでデータラインのデータ電圧が駆動ＴＦＴ２４のゲート電圧として保持容量２８に保持される。 - 特許庁

An input buffer 1 of an LSI chip has a transmission line 12 connecting its one terminal C to a signal input terminal B via a transfer gate 11.例文帳に追加

ＬＳＩチップの入力バッファ１は、一端Ｃが転送ゲート１１を介して信号入力端子Ｂに接続される伝送線路１２を有する。 - 特許庁

A semiconductor layer is intersected with a gate line for even times to form a pair of high resistivity regions, having different dimensions from each other, which is arranged across each channel region.例文帳に追加

半導体層をゲイト線に偶数回交差させ、各チャネル領域を挟んで配置された互いに寸法の異なる一対の高抵抗領域を形成する。 - 特許庁

To generate a list for a logic gate, a signal line and a signal propagation path having the possibility of generating a delay failure and disconnection (accompanying the delay failure).例文帳に追加

遅延故障や断線故障（遅延故障を伴う）が起る可能性のある論理ゲートや信号線および信号伝搬パスのリストを生成可能とする。 - 特許庁

To efficiently reduce not only noise due to dark current and offset noise but also lateral noise due to time variation of gate line applied voltage.例文帳に追加

暗電流及びオフセットノイズに起因するノイズだけでなく、ゲート線印加電圧の時間変動に起因する横引きノイズを、効率的にリダクションすること。 - 特許庁

Alternatively, the active matrix display device includes a means of setting the potential corresponding to the dark current for the gate of a driving transistor of the head-line dummy pixel circuit from a vertical blanking period.例文帳に追加

又は、先頭行ダミー画素回路の駆動トランジスタのゲートに、垂直ブランキング期間から、黒電流に対応した電位を設定する手段を備える。 - 特許庁

To exactly prohibit outputting of an unnecessary gate signal to a scanning line to prevent occurrence of irregularities in a picture and to suppress wasteful power consumption.例文帳に追加

不要なゲート信号が走査線に出力されるのを的確に禁止し画面の乱れを防止し、合わせて、無駄な電力消費を抑制することができる。 - 特許庁

A switch 72 is connected in series to a capacitor 64 with one terminal connected to a data line 50 and the other terminal connected to the gate of the drive transistor 62.例文帳に追加

スイッチ７２は、一方端子をデータ線５０に接続され他方端子を駆動トランジスタ６２のゲートに接続されるキャパシタ６４に直列に接続される。 - 特許庁

To provide nonvolatile memory devices and methods of forming the same, which can prevent electrical short circuits between bit line contacts and the upper portion of gate patterns.例文帳に追加

ビットラインコンタクトとゲートパターンの上部との電気的短絡を防止することができる不揮発性メモリ装置及びその製造方法を提供する。 - 特許庁

To avoid unequal charging generated in the display device driven in two-dot inversion, the pulse width of a gate signal is adjusted while measuring the load of a data line.例文帳に追加

また、２ドット反転方式で駆動する時に生じる充電不均衡を避けるためにデータ線の負荷を測定してゲート信号のパルス幅を調節する。 - 特許庁

A semiconductor layer ASI which is positioned at the under layer of the source electrode SD1 of a thin film transistor TFT is arranged so as not to be protruded from a gate line GL.例文帳に追加

薄膜トランジスタＴＦＴのソース電極ＳＤ１の下層に位置する半導体層ＡＳＩをゲート線ＧＬからはみ出させないで配置する。 - 特許庁

An impurity diffused layer 14 becoming a bit line BL and a silicide layer 15 are formed on the substrate 10 adjacent to the control gate CG.例文帳に追加

また、コントロールゲートＣＧに隣接する基板１０上にはビット線ＢＬとなる不純物拡散層１４及びシリサイド層１５が形成されている。 - 特許庁

One electrode of the auxiliary capacitor 13 is connected to a gate electrode of the transistor Tr_2 and the other electrode of the capacitor 13 is connected to a succeeding-stage scanning line GL.例文帳に追加

補助容量１３は、一方の電極がトランジスタＴｒ２のゲート電極に接続され、他方の電極が後段走査線ＧＬに接続されている。 - 特許庁

Consequently, a current IO flows from the gate of the driving transistor Tdr to the voltage supply line 17 through the transistor T1 and driving transistor Tdr.例文帳に追加

これによって駆動トランジスタＴdrのゲートからトランジスタＴ1および駆動トランジスタＴdrを経由して電圧供給線１７に電流Ｉ0が流れ込む。 - 特許庁

To increase a writing margin in relation to data writing of a next cycle at the time of the shift to a non-selection state of a selection gate line of an active matrix type display device.例文帳に追加

アクティブマトリクス型表示装置において、選択ゲート線の非選択状態移行時次のサイクルのデータ書込に対する書込マージンを大きくする。 - 特許庁

In a second step, a control gate (5) of the line to be read is brought to a higher reading potential and the resulting current is compared to the previous current.例文帳に追加

第２の工程において、読み出されるべき行のコントロールゲート（５）は、より高い読み出し電位にされ、その結果の電流は、前の電流と比較される。 - 特許庁

A gate line driver circuit 30 is driven by clock signals CLK1-CLK3 having different phases, and includes cascade-connected plural unit shift registers SR.例文帳に追加

ゲート線駆動回路３０は、それぞれ位相の異なるクロック信号ＣＬＫ１〜ＣＬＫ３により駆動され、縦続接続した複数の単位シフトレジスタSRを含む。 - 特許庁

Thus, the Pixels 106_j1 to 106_jm connected to a gate line Gj perform write-in of reset voltage set respectively to a black level of ramp voltage Ref_Ramp(+), Ref_Ramp(-).例文帳に追加

これにより、ゲート線Ｇjに接続された画素１０６_j1〜１０６_ｊmは、それぞれランプ電圧Ref_Ramp(+)、Ref_Ramp(-)の黒レベルに設定されたリセット電圧の書き込みを行う。 - 特許庁

Silicon nitride films 5 and 10 are formed around a gate electrode 3 and a bit line 8 in order to define a position of a contact plug 13 in a self- alignment manner.例文帳に追加

コンタクトプラグ１３の位置を自己整合的に規定するために、ゲート電極２とビット線８の周りには、シリコン窒化膜５および１０が設けられる。 - 特許庁

In a semiconductor substrate 12, the gate electrode 24 is disposed so as to obliquely cross a boundary line between an N-type region 14 and a P-type region 16.例文帳に追加

半導体基板１２には、Ｎ型領域１４とＰ型領域１６の境界線を斜めに横切るように、ゲート電極２４が配置されている。 - 特許庁

The gate electrode of the PMOS transistor TP11 is connected with the VDD power supply line which makes the PMOS transistor TP11 nonconductive during normal operation.例文帳に追加

ＰＭＯＳトランジスタＴＰ１１のゲート電極は、通常動作時にＰＭＯＳトランジスタＴＰ１１を非導通とするＶＤＤ電源ラインに接続されている。 - 特許庁

The anode of a diode D1 is connected to the signal line S1 while the cathode of the same is connected to the back gate of the transistor Tr1 and the cathode of another diode D2.例文帳に追加

ダイオードＤ１のアノードは信号線Ｓ１に接続され、カソードはトランジスタＴｒ１のバックゲート及びダイオードＤ２のカソードに接続される。 - 特許庁

To set the gate potential of a drive transistor to a reference voltage without writing the reference voltage from a signal line through a write transistor.例文帳に追加

信号線から書き込みトランジスタを通して基準電圧を書き込まなくても、駆動トランジスタのゲート電位を基準電圧に設定できるようにする。 - 特許庁

The light screening material line 8 has a projector 8a projecting below in a region corresponding to a transfer gate 7a in its ON state in light receiving.例文帳に追加

また、遮光材料線８は、受光時にオン状態の転送ゲート７ａに対応する領域において下方へ突出する突出部８ａを有している。 - 特許庁

In one region of the N-type diffused layer 15 about a gate electrode 14, an in-cell power line 11a extending from the power terminal 11 is formed.例文帳に追加

Ｎ型拡散層１５のゲート電極１４に対する一方の領域には、電源端子１１から延びるセル内電源線１１ａが形成されている。 - 特許庁