「LSI circuit」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

An NRZ output control circuit 2a outputs an NRZ output control signal 24a to control the LSI 1a and the potential control circuits 4, 5.例文帳に追加

ＮＲＺ出力制御回路２ａは、ＬＳＩ１ａ及び電位制御回路４、５を制御するためのＮＲＺ出力制御信号２４ａを出力する。 - 特許庁

To provide a laminated substrate for increasing the mounting density of components by laminating the substrates mounted with the components between the substrates, in the substrate mounting electronic components such as an LSI (large scale integrated circuit) package or the like.例文帳に追加

ＬＳＩパッケージ等の電子部品を搭載した基板において、前記基板を積層してその基板間に部品を実装することにより部品の実装密度を高めるための積層型基板を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of decreasing the number of input terminals of an LSI tester required for output measurement to be less than the number of output pins, and performing an adjacent leak measurement without changing connection of a probe.例文帳に追加

出力測定に必要なＬＳＩテスターの入力端子の数を出力ピン数よりも減少させ、かつ、プローブの接続を変更しなくても隣接リーク測定を行うことができる半導体集積回路を提供する。 - 特許庁

To provide a logic simulation device which reduces a memory quantity to be used and a simulation time in the case of simulating the entire LSI circuit being a simulation object.例文帳に追加

シミュレーション対象であるＬＳＩ回路全体に対して、シミュレーションをおこなう際に使用するメモリ量を削減、シミュレーション時間を短縮する論理シミュレーション装置の提供。 - 特許庁

An output circuit 15 detects the present temperature in the LSI by calculation using the current measurement forward voltage VF2 and the forward voltage VF1 read out from the non-volatile memory 14.例文帳に追加

出力回路１５は、現在の測定順方向電圧ＶＦ２と、不揮発性メモリ１４から読み出した順方向電圧ＶＦ１とを用いた演算により現在のＬＳＩ内の温度を検出する。 - 特許庁

In an LSI analysis device 300, a logic element pair extraction part 302 extracts an unselected logic element pair when an input part 301 inputs circuit description information 302.例文帳に追加

ＬＳＩ解析装置３００は、入力部３０１により回路記述情報３２０が入力されると、論理素子ペア抽出部３０２により未選択の論理素子ペアを抽出する。 - 特許庁

To perform version control of a LSI without newly providing a circuit for carrying out the version control, and without wasting a setting register space for only performing the version control.例文帳に追加

バージョン管理を行うための回路を新規に設けずに、かつ設定レジスタ空間をバージョン管理するためだけに消費することなくＬＳＩのバージョン管理を行う。 - 特許庁

Logical circuit simulation 302 is executed by using an RT net list of the entire LSI and a test pattern 301 to collect the number 303 of memory accesses.例文帳に追加

ＬＳＩ全体のＲＴネットリスト及びテストパタン３０１を用いて論理回路シミュレーション３０２を実行し、メモリアクセス回数３０３を収集しておく。 - 特許庁

To provide a bus structure which can achieve high speed action and reduce power consumption and is applicable to electronic equipment such as a computer and a semiconductor circuit such as an LSI.例文帳に追加

高速動作かつ消費電力を低減することが可能で、ＬＳＩなどの半導体集積回路やコンピュータなどの電子機器に適用可能なバス構造を提供する。 - 特許庁

To improve designing of a circuit using fuse data, along with process margin and reliability, by accurately reading the data of a fuse of electrical writing type incorporated in LSI.例文帳に追加

ＬＳＩに内蔵された電気的書き込み型のヒューズのデータを正確に読み出し、ヒューズデータを用いる回路の設計・プロセスマージンや信頼性の向上を図る。 - 特許庁

A PCI bus conversion LSI 21 and a programmable logic circuit (PAL) 23 are loaded on an extension board 2, and the extension board of a PCI bus I/F is provided.例文帳に追加

拡張ボード２にＰＣＩバス変換ＬＳＩ２１及びプログラマブル論理回路（ＰＡＬ）２３を搭載し、ＰＣＩバスＩ／Ｆの拡張ボードを実現する。 - 特許庁

In a memory cell MC included in a memory circuit 3 of a system LSI, the gate electrode 43 of an N-channel MOS transistor Q and the cell plate electrode 48 of a capacitor C are formed out of a single wiring layer.例文帳に追加

システムＬＳＩのメモリ回路部３に含まれるメモリセルＭＣにおいて、ＮチャネルＭＯＳトランジスタＱのゲート電極４３とキャパシタＣのセルプレート電極４８とを同一配線層で形成する。 - 特許庁

In scribing line regions 12 on a wafer WF, test circuits 13 which comprise generating, and processing functions of signals related to a test to prescribed circuit blocks in respective LSI chip regions 11 are constituted.例文帳に追加

ウェハＷＦ上においてスクライブライン領域１２には、ＬＳＩチップ領域１１それぞれの所定の回路ブロックへのテストに関係する信号の生成及び処理機能を有するテスト回路部１３が構成されている。 - 特許庁

When completing preparation for oscillating internal clocks, internal clock generating circuits 11, 12, and 13 of respective LSI 2, 3, and 4 respectively transmit oscillation preparation completion signals CLK_-EN 1, 2, and 3 to a clock synchronizing signal generating circuit 14.例文帳に追加

各ＬＳＩ2,3,4が備える内部クロック生成回路11,12,13は、内部クロックを発振する準備が完了すると、クロック同期信号生成回路14へ発振準備完了信号CLK_EN1,2,3を送信する。 - 特許庁

To provide a matching device for character recognition, capable of reducing the cost by reducing the size of an LSI circuit when performing matching of an unknown character with dictionary characters by parallel processing.例文帳に追加

未知文字と辞書文字とのマッチングを並列処理により行う場合に、ＬＳＩの回路を小規模化してコストを低減可能な文字認識におけるマッチング装置を提供する。 - 特許庁

To provide a technology for enabling a test using a scan path compression circuit in response to a power limitation in an LSI tester and a power supply noise limitation in a test environment.例文帳に追加

ＬＳＩテスタの電力制限やテスト環境での電源ノイズ制限に応じて、スキャンパス圧縮回路を用いたテストを可能にする技術を提供する。 - 特許庁

A LSI tester 20 inputs test data to an ASIC 13 based on an internal clock generated by a clock generating circuit 11 of a SDRAM 12, and takes out test result data from the ASIC 13.例文帳に追加

ＬＳＩテスタ２０は、ＳＤＲＡＭ１２のクロック発生回路１１で生成する内部クロックに基づいて、テストデータをＡＳＩＣ１３に入力し、テスト結果データをＡＳＩＣ１３から取り出す。 - 特許庁

To prevent omission of a function coverage item in the logic circuit function verification function of a system LSI using a random test pattern and a function coverage and the overlook of any failure accompanying the omission.例文帳に追加

ランダムなテストパターンと機能カバレッジを利用したシステムＬＳＩの論理回路機能検証機能における機能カバレッジアイテムの抜け、また、これに伴う不具合の看過を防止する。 - 特許庁

To precisely and speedily detect also potential defects at a circuit section interposed between the front-stage and rear-stage flip-flops inside an LSI to be measured.例文帳に追加

被測定ＬＳＩ内部の、前段、後段のフリップフロップ間に介在されてなる回路部分での潜在的欠陥をも高精度に、しかも、高速に検出すること。 - 特許庁

To realize a reduction in number of times of refreshing in both a self-refresh mode and a normal operation mode with a small-scale circuit in a DRAM/logic hybrid LSI.例文帳に追加

ＤＲＡＭ／ロジック混載ＬＳＩにおいて、セルフ・リフレッシュ・モード及び通常動作モードの両モードにおけるリフレッシュの回数の低減を小規模な回路で実現できるようにする。 - 特許庁

An HDMI LSI (large scale integration) 5 converts the video and sound signals generated by the digital output circuit 7 into video and sound data for transmission.例文帳に追加

ＨＤＭＩ ＬＳＩ５はデジタルデータ出力回路７により生成された映像及び音声信号を送信用映像及び音声データに変換する。 - 特許庁

The basic cell AA1 of the semiconductor integrated circuit includes a diffusing region 1, a gate poly 2, a contact 3, and a layer of the first layer wiring 4; and is used for IC/LSI of the master slice system.例文帳に追加

半導体集積回路の基本セルＡＡ１は、拡散領域１、ゲートポリ２、コンタクト３、及び１層目配線４のレイヤを含み、マスタースライス方式のＩＣ／ＬＳＩに用いられる。 - 特許庁

To provide a system for highly precisely verifying the circuit design of a semiconductor device in which an LSI is mounted on a wiring substrate by a short TAT.例文帳に追加

ＬＳＩを配線基板上に実装する半導体装置の回路設計の検証を、短いＴＡＴで且つ高い精度で検証するシステムを提供する。 - 特許庁

To provide a semiconductor integrated circuit device in which a high speed operation IP core mounted on a system LSI can be inspected at the actual operating speed with high precision in the wafer level, and to provide its inspecting method.例文帳に追加

システムＬＳＩに搭載されている高速動作ＩＰコアの実動作速度検査を高精度にかつ、ウエハレベルで行うことのできる半導体集積回路装置及びその検査方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit useful as an evaluation/analysis means of a large-scale system LSI or a transfer speed improvement means to external connection equipment in a normal operation mode.例文帳に追加

大規模システムＬＳＩの評価・解析手段や通常動作モード時での外部接続機器との転送速度向上手段として有用な半導体集積回路を提供することを目的とする。 - 特許庁

To solve a problem of a conventional technology not securing consistency between circuit specifications and assertion description and to make it possible for example to increase reliability and efficiency of assertion verification to an LSI and the like.例文帳に追加

従来の技術では、回路仕様とアサーション記述との整合性一致は保証されないとの課題を解決し、例えばＬＳＩ等に対するアサーション検証の高信頼化および高効率化を可能とする。 - 特許庁

To provide a bias current supply circuit which is less affected by wiring resistance and mixing of noise and is easy to wire and suitable for LSI.例文帳に追加

配線抵抗の影響が小さく、ノイズの混入の影響が小さく、簡便に配線でき、ＬＳＩに好適なバイアス電流供給回路を提供する。 - 特許庁

An REC 5 being an LSI(large scaled integrated circuit) for performing a processing operation for pixel data rotation rotates pixel data (lease) written in an SRAM 6 at each 90° inside, and writes the obtained pixel data in the SRAM 6.例文帳に追加

画素データ回転用の処理動作を行うＬＳＩ（大規模集積回路）であるＲＥＣ５は、ＳＲＡＭ６に書き込んだ画素データ（リース）を９０度毎に内部で回転させ、得られた画素データをＳＲＡＭ６に書き込む。 - 特許庁

Power supply terminal of an LSI is connected with the signal terminal 14, for example, and a capacitor is connected between the signal terminal 16 and a capacitor thus constituting an electromagnetic interference suppressing circuit.例文帳に追加

ＬＳＩの電源端子にたとえば信号端子１４を接続し、信号端子１６とグランドとの間にはコンデンサを接続して電磁干渉抑制回路を構成する。 - 特許庁

Between the adjoining flip-flops, the exclusive OR operations of the combinational logic circuit outputs are found by exclusive OR gates 181-183, and their results are fetched from the LSI and displayed.例文帳に追加

隣接フリップフロップ間では、その組合せ論理回路出力が排他的論理和ゲート１８１〜１８３により排他的論理和され、結果をＬＳＩ外部に取出して表示する。 - 特許庁

This method comprises a step for providing an LSI package 1 having solder bumps 11 at the position of corresponding to the solder bumps 11, and a step for assembling on a printed circuit board 2 having electrode pads 21 which is covered with solder.例文帳に追加

はんだバンプ１１を有するＬＳＩパッケージ１を，はんだバンプ１１に対応する位置に設けられていると共にはんだが被覆された電極パッド２１を有するプリント配線板２に実装する方法。 - 特許庁

In this state, a voltage is generated between output terminals to measure a leak current between output terminals by a voltage generating and current measuring circuit included in an LSI tester.例文帳に追加

この状態で、ＬＳＩテスタに含まれる電圧発生電流測定回路により出力端子間に電圧を発生させ出力端子間のリーク電流を測定する。 - 特許庁

When a test is made, a test signal from an external LSI tester is directly inputted into the memory element 31 by a control signal for the input changeover circuit 21 from the outside.例文帳に追加

テスト時には、外部からの入力切り替え回路制御信号によって、外部のＬＳＩテスタからのテスト信号が直にメモリ素子３１に入力される構成とされている。 - 特許庁

To provide an LSI sample in which alteration of system reset and setting of the output voltage setting terminal of a voltage regulate circuit are not required for a user, and erroneous operation due to a voltage drop is improved.例文帳に追加

ユーザーでシステムリセットの変更と電圧レギュレート回路出力電圧設定端子の設定をする必要がなく、電圧降下による誤動作を改善したＬＳＩサンプルを提出することが可能とする。 - 特許庁

To provide a semiconductor inspection circuit capable of simultaneously inspecting a large number of terminals of inspection objects of a semiconductor device with a small number of measurement units of an LSI tester, in an inspection for AC characteristics of the semiconductor device.例文帳に追加

半導体デバイスのＡＣ特性の検査において、ＬＳＩテスタの少数の測定ユニットで半導体デバイスの多数本の検査対象端子を同時に検査することができる半導体検査回路を提供する。 - 特許庁

To provide a semiconductor evaluation device, its method, and a program, which acquires internal delay information of an LSI without using a special circuit, and enables process monitoring, failure analysis and quality determination.例文帳に追加

特別な回路を使用せず、ＬＳＩの内部遅延情報を取得し、プロセスモニタ、不良解析、良否判定を可能とする半導体評価装置およびその方法、並びにプログラムを提供する。 - 特許庁

A PDP driver module 100, which is a testing object is loaded with an LSI 110 for driving the PDP and a circuit wiring 111, is connected to its terminal.例文帳に追加

被検査対象であるＰＤＰドライバモジュール１００は、ＰＤＰ駆動用のＬＳＩ１１０を搭載しており、回路配線１１１は、その端子に接続されている。 - 特許庁

To provide an operation mode setting circuit capable of setting a test mode/normal operation mode of LSI by using a general-use terminal, without providing an exclusive test mode setting terminal.例文帳に追加

専用のテストモード設定端子を設けずに、一般的な用途の端子を使用してＬＳＩのテストモード／通常動作モードを設定できる動作モード設定回路を提供する。 - 特許庁

To provide an inexpensive, compact and light-weight motor controller for suppressing unwanted radiation noises from a control circuit having a dedicated LSI for controlling a motor.例文帳に追加

モータの制御を行う専用ＬＳＩを有する制御回路からの不要輻射ノイズを抑制することができる安価で小型軽量のモータ制御装置を提供する。 - 特許庁

To provide a system LSI of high-speed, small area and low power consumption by reducing the number of offsets, variable notch widths and transistors at a variable delay circuit.例文帳に追加

可変遅延回路においてオフセット、可変刻み幅およびトランジスタ数を低減することによりシステムＬＳＩの高速化、小面積化および低電力化を図る。 - 特許庁

A mode signal conversion circuit 4a in the LSI compares the input voltage indicating a mode value with each reference voltage outputted from a reference voltage part 5a and converts the mode signal into an N (=2) bit signal in accordance with the compared result.例文帳に追加

モード信号変換回路４ａはＬＳＩの内部で、モード値を示す入力電圧と基準電圧部５ａの各基準電圧とを比較し、比較結果に応じてＮ（＝２）ビットの信号に変換する。 - 特許庁

To easily bring a semiconductor integrated circuit (LSI hereafter) located in a deep site distant from a connector electrode of a substrate into a test mode so as to be easily inspected, when inspecting the mounting substrate mounted with the plurality of LSIs.例文帳に追加

半導体集積回路（以下ＬＳＩ）が複数搭載された実装基板の検査を行う場合、基板のコネクタ電極から遠い奥にあるＬＳＩを簡単にテストモードへ入れ検査を容易に行うことを目的とする。 - 特許庁

Consequently, different types of serial data can be processed separately and the serial interface circuit can be connected directly with CODEC LSI for VOIP.例文帳に追加

これにより、異なる種類のシリアルデータを別々に処理可能となり、シリアルインタフェース回路をＶＯＩＰ対応ＣＯＤＥＣ ＬＳＩに直結することが可能となる。 - 特許庁

To provide a semiconductor device provided having a decoupling capacitor suppressing and compensating the instantaneous drop of direct current voltage of LSI without mounting a large number of the capacitors on a circuit board.例文帳に追加

回路基板上に多数のコンデンサを実装することなく、ＬＳＩの直流電圧の瞬時的な低下を抑制、補償するデカップリングコンデンサを備えた半導体装置を提供する。 - 特許庁

To provide a semiconductor test device with a pulse width compensating device that can fine-adjust to a prescribed pulse width by a circuit structure suitable for making an LSI corresponding to an input pulse signal received.例文帳に追加

ＬＳＩ化に適した回路構成で、入力されるパルス信号を受けて所定のパルス幅に微調整が可能なパルス幅補正装置を備える半導体試験装置を提供する。 - 特許庁