「LSI circuit」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

The power consumption reducing circuit comprises a clock circuit having a clock stop circuit in an LSI chip, i.e., a current gated buffer circuit, and a non-full swing circuit, i.e., a small amplitude buffer circuit 8, wherein the small amplitude buffer circuit 8 comprises a leak prevention buffer circuit 9 for preventing leak at the time of clock stop.例文帳に追加

ＬＳＩチップにおけるクロック停止回路を備えたクロック回路である現用のゲーテッドバッファ回路と、フルスイングしない回路である小振幅バッファ回路８とを有し、当該小振幅バッファ回路８はクロック停止時のリークを止める回路であるリーク防止用バッファ回路９を有する。 - 特許庁

An LSI function mentioning level circuit 103 includes an RAM-BIST control circuit 101 and an RAM macro 105 for checking area verification, and the RAM macro 105 for checking area verification includes the RAM macro 102 and the RAM checking area verifying circuit 104.例文帳に追加

ＬＳＩ機能記述レベル回路１０３はＲＡＭ−ＢＩＳＴ制御回路１０１と検査領域検証用ＲＡＭマクロ１０５とを含み、検査領域検証用ＲＡＭマクロ１０５はＲＡＭマクロ１０２とＲＡＭ検査領域検証回路１０４を含むように構成する。 - 特許庁

To prevent the breakage of an internal power supply system circuit by suppressing applying of exceeding external power supply voltage to the internal power supply system circuit which originally has to be supplied with dropped voltage when making an LSI having a voltage dropping circuit enter a test mode.例文帳に追加

降圧回路を有するＬＳＩをテストモードにエントリーさせる際、本来は降圧電圧を供給するべき内部電源系回路に対して過剰な外部電源電圧が印加されることを抑止し、内部電源系回路の破壊を防止する。 - 特許庁

To eliminate use of a relay for connecting semiconductor integrated circuit by switching it to an LSI tester or an external ROM, in inspection of the semiconductor integrated circuit requiring the external ROM, and to prevent a timing problem from being generated in the connection between the semiconductor integrated circuit and the ROM.例文帳に追加

外付けＲＯＭを必要とする半導体集積回路の検査において半導体集積回路をＬＳＩテスタまたは外付けＲＯＭに切り替えて接続するためのリレーの使用を不要にし、かつ半導体集積回路と外付けＲＯＭ間の接続においてタイミング問題の発生を防ぐ。 - 特許庁

When a state detection circuit 50 detects a read state, an LSI 24 on the slave side writes data showing the state into a system bus I/F circuit 56, and outputs a trigger pulse to a flag output circuit 52.例文帳に追加

スレーブ側のＬＳＩ２４は、状態検出回路５０にて、リード対象状態の発生を検出すると、当該状態を表すデータをシステムバスＩ／Ｆ回路５６に書き込むと共に、フラグ出力回路５２に対してトリガパルスを出力する。 - 特許庁

To prevent a through current due to signal fixation cancellation before supplying power, by stabilizing a signal state in reset cancellation when starting power supply in a power controllable circuit, in a power consumption reduction circuit of LSI having the power controllable circuit.例文帳に追加

電源制御可能な回路を有するＬＳＩの消費電力低減回路において、電源制御可能な回路の電源供給開始時におけるリセット解除時の信号状態を安定させ、電源供給前の信号固定解除による貫通電流を防止する。 - 特許庁

To eliminate the effect due to signal delay or waveform distortion caused by connecting a measurement system, such as an LSI tester in an AC test, without enlarging the circuit scale so much, in a semiconductor integrated circuit having a built-in interface circuit for transferring serial data.例文帳に追加

シリアルデータを転送するインタフェース回路を内蔵した半導体集積回路において、回路規模をあまり大きくすることなく、ＡＣテストにおいてＬＳＩテスタ等の測定系を接続することによる信号遅延や波形歪の影響を排除する。 - 特許庁

To provide a control circuit that can easily cope with the increase in kinds of control and is suitable for LSI without increasing the circuit configuration with respect to the control circuit for a slave set and a master set of a digital cordless telephone system.例文帳に追加

デジタルコードレス電話システムの子機や親機の制御回路に関し、制御の種類が増加しても回路構成が増大することなく容易に対応することができると共に、ＬＳＩ化に適した制御回路を得ることを目的とする。 - 特許庁

To provide a communication circuit capable of performing transmission/reception as expected even when a reference signal of a transmission circuit and that of a reception circuit are fixedly deviated or temporally varied by manufacturing dispersion of an LSI, random dispersion of a transistor, power noise or signal noise.例文帳に追加

ＬＳＩの製造ばらつき、トランジスタのランダムばらつき、電源ノイズ、信号ノイズによって、送信回路の基準信号と受信回路の基準信号が固定的にずれたり、時間的に変動したりする場合でも期待通りの送受信を行うことができる通信回路を提供する。 - 特許庁

The boosting circuit built-in LSI 28 further includes a voltage monitoring terminal 10 connected to the power supply cable 40 and a control circuit 14 that controls to effect or stop the boosting operation of the power supply circuit 38 in accordance with the voltage of the voltage monitoring terminal 10.例文帳に追加

昇圧回路内蔵ＬＳＩ２８は、さらに、電源配線４０に接続されている電圧モニター端子１０と、電圧モニター端子１０の電圧に応じて電源回路３８の昇圧動作の実効又は停止を制御する制御回路１４とを備える。 - 特許庁

This LSI 100 loaded with a logic circuit 11 is equipped with an internal comparison circuit 12 for comparing an output signal 32 from the logic circuit 11 relative to a test input signal with an expectation of the output signal 32, and holding a value for showing disagreement between the output signal 32 and the expectation as long as a fixed time.例文帳に追加

論理回路１１を搭載したＬＳＩ１００において、テスト入力信号に対する論理回路１１の出力信号３２と、該出力信号３２の期待値とを比較し、上記出力信号３２とその期待値との不一致を示す値を一定時間保持する内部比較回路１２を備えた。 - 特許庁

To provide an output buffer circuit which implements the performance test of a receiving circuit in a state where a single LSI unit or short wiring is connected, by achieving the pseudo transmission loss of a practical use state by adjusting an adjustable pre-emphasis amount of the output buffer circuit including a pre-emphasis function.例文帳に追加

プリエンファシス機能を有する出力バッファ回路の、調整可能なプリエンファシス量を調整して、実使用状態の擬似的な伝送損失を実現して、ＬＳＩ単体または短い配線を接続した状態で、受信回路の性能テストを実施する出力バッファ回路を提供する。 - 特許庁

To provide a differential linear amplifier circuit capable of reducing the cost of an LSI while keeping required characteristics by preventing the change of a DC component at an input stage in the circuit from affecting the next stage even when the DC component is changed and adopting a circuit configuration using only an NPN or a PNP bipolar transistors.例文帳に追加

差動リニアアンプ回路の入力段の直流成分が変化しても、次段に影響を与えないようにして、且つ、ＮＰＮまたはＰＮＰ型バイポーラトランジスタだけを使用した回路構成とすることで、必要な特性を維持し、ＬＳＩのコストダウンが可能な差動リニアアンプ回路を提供する。 - 特許庁

The variations of the circuit characteristics of the LSI circuit 100 are detected, by detecting the variation in the amount of delay of a unit delay element, from a delay amount control signal of a digital DLL circuit 50 using the unit delay element 10 of a multiple stages.例文帳に追加

多数段の単位遅延素子１０を使用したディジタルＤＬＬ回路５０の遅延量制御信号から単位遅延素子の遅延量の変動を検出することによってＬＳＩ回路１００の回路特性の変動を検出する構成である。 - 特許庁

To reduce the overhead of a diagnostic circuit when diagnosing a failure of an A/D convertor of an analog input section to an LSI or a failure of a multi-input multiplexer and malfunctions such as a break, a power supply short circuit, a ground short circuit in various kinds of sensors on a mother board of an application system.例文帳に追加

ＬＳＩへのアナログ入力部のＡ／Ｄ変換器の故障もしくは多入力マルチプレクサーの故障、応用システムのマザーボードの上での各種センサーの断線、電源ショート、グランドショート等の不具合を診断するに際して、診断回路のオーバーヘッドを削減すること。 - 特許庁

To provide an LSI in which a circuit scale of an isolator cell, which fixes an output from a circuit region, is reduced when a power supply of a part of the circuit region is cut off, the speed of operation is accelerated, and a setting error can be reduced in occurrence and corrected.例文帳に追加

一部の回路領域の電源を遮断した時にその回路領域からの出力を固定化するアイソレータセルの回路規模の低減、動作の高速化および誤設定が発生の低減および修正可能なＬＳＩの実現。 - 特許庁

The heat sink 34 fixed to an LSI 32 mounted on a circuit substrate 31 of an electronic apparatus has heat sinks 34d, 34e which extend almost parallel to the circuit substrate 31, and has a plurality of radiation fins 34f extending from the heat sink toward the circuit substrate 31.例文帳に追加

電子機器の回路基板３１に実装されたＬＳＩ３２に取り付けられたヒートシンク３４は、回路基板３１と略平行に延びた放熱板３４ｄ、３４ｅを有し、放熱板から回路基板３１に向けて延びた複数枚の放熱フィン３４ｆを有する。 - 特許庁

To provide a capacitor sheet and an electronic circuit board wherein a noise of an LSI, etc. is removed in the electronic circuit board of a general electronic instrument including a communication apparatus, whereas, even if a speed of an electronic device is increased and a density of the electronic circuit board is increased, a noise can certainly be removed.例文帳に追加

本発明は通信機器をはじめ一般電子機器の電子回路基板におけるＬＳＩ等のノイズを除去するコンデンサシート及び電子回路基板に関し、電子装置の高速化及び電子回路基板の高密度化がされても、確実にノイズ除去を行うこと課題とする。 - 特許庁

To provide a control method and a circuit which prevent a malfunction due to a voltage drop, without increasing physical cost, speed-wise penalty, and a load of software processing, regarding an integrated circuit such as an LSI with a built-in circuit for stopping a clock and performing supply control.例文帳に追加

クロックの停止、供給制御を行う回路を内蔵したＬＳＩ等の集積回路に関し、物理的なコストや速度的なペナルティ及びソフトウェア処理の負荷を増加することなく、電圧降下による誤動作を防止する制御方式と回路を提供する。 - 特許庁

To provide a circuit configuration and an inspection method thereof in which a digital circuit is packaged in a wafer-state system LSI, a fault in a digital circuit part to most become a critical path therein is easily verified, an inspection time is shortened and further, a die size is reduced.例文帳に追加

ウエハ状態でのシステムＬＳＩにおいて、デジタル回路を搭載し、その中でも最もクリティカルパスとなるデジタル回路部の故障検証を容易に実施し、かつ検査時間の短縮化を図り、加えてダイサイズの縮小化を可能にする回路構成とその検査方法を提供すること。 - 特許庁

To provide a fingerprint recognizing integrated circuit with which a fingerprint recognizing system can be constituted on an LSI chip and an extremely small fingerprint recognizing system can be constituted.例文帳に追加

指紋認識システムをＬＳＩチップ上に構成でき、非常に小さい指紋認識システムを構成することが可能な指紋認識集積回路を提供する。 - 特許庁

To provide a semiconductor device for reducing the cell size of an input circuit and reducing the cost of an LSI without decreasing the latchup resistance.例文帳に追加

この発明は、そのラッチアップ耐性を下げずに、入力用回路セルのサイズを小さくし、ＬＳＩのコストダウンを可能とする半導体装置を提供することを目的とする。 - 特許庁

A logical connection information/library information input means 2 inputs logical connection information among blocks constituting a circuit and physical library information necessary for executing the layout of an LSI.例文帳に追加

論理接続情報／ライブラリ情報入力手段２は、回路を構成するブロック間の論理接続情報およびＬＳＩのレイアウトを行う上で必要な物理ライブラリ情報を入力する。 - 特許庁

To easily analyze the possessing required timing by using a static timing analyzing tool, in a combination circuit (for example, a gated clock cell) in a semiconductor LSI.例文帳に追加

半導体ＬＳＩにおける組合せ回路（例えばゲーティッドクロックセル）に関して具備する必要のあるタイミングについて、静的タイミング解析ツールを持いて容易に解析することを課題とする。 - 特許庁

A semiconductor device 11 composed of a LSI, etc., is joined and mounted on a film circuit board 13 composed of polyimide, etc., through an anisotropic conductive adhesive 17.例文帳に追加

ＬＳＩ等からなる半導体装置１１はポリイミド等からなるフィルム回路基板１３上に異方性導電接着剤１７を介して接合されて搭載されている。 - 特許庁

To discourage an additional electrode formed from a wire bonding electrode from causing a malfunction at a minute signal circuit, related to an LSI chip mounted on a substrate by a flip chip method.例文帳に追加

フリップチップ方式で基板に実装されるＬＳＩチップにおいて、ワイヤボンディング用電極から形成される追加電極が微少信号回路に誤動作を生じさせないようにする。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, DIGITAL CAMERA, DIGITAL VIDEO CAMERA, COMPUTER SYSTEM, MOBILE COMPUTER SYSTEM, LOGICAL VARIABLE LSI DEVICE, IC CARD, NAVIGATION SYSTEM, ROBOT, IMAGE DISPLAY DEVICE, AND OPTICAL DISK STORAGE例文帳に追加

半導体集積回路装置、デジタルカメラ、デジタルビデオカメラ、コンピュータシステム、携帯コンピュータシステム、論理可変ＬＳＩ装置、ＩＣカード、ナビゲーションシステム、ロボット、画像表示装置、光ディスク記憶装置 - 特許庁

To facilitate miniaturization of a circuit scale, formation of LSI with regard to a phase comparator for PLL type data retiming, and generate a clock signal for retiming about the optimum phase relationship even for either of a low-speed or high-speed input signal.例文帳に追加

ＰＬＬ型データリタイミング用位相比較器に関し、回路規模の小型化、ＬＳＩ化を容易にし、低速及び高速の何れの入力信号に対しても、最適な位相関係のリタイミング用クロック信号の生成を可能にする。 - 特許庁

To provide a test circuit and test method for semiconductor devices capable of function tests and d-c tests and enable an LSI tester with a few of pins to test.例文帳に追加

機能試験と直流試験を行うことができるとともに、少ないピン数のＬＳＩテスタで試験することができる半導体装置のテスト回路及びテスト方法の提供を目的とする。 - 特許庁

The semiconductor laser 1 is driven by a combined current of a current i1 from the LSI 7 and a current i2 from a current supply circuit 8 to emit laser beams L1.例文帳に追加

半導体レーザ１は、ＬＳＩ７からの電流ｉ１と、電流供給回路８からの電流ｉ２との合成電流によって駆動され、レーザ光Ｌ１を発する。 - 特許庁

METHOD OF SUPPRESSING PEAK OF MULTICARRIER TRANSMISSION SIGNAL, CIRCUIT FOR GENERATING MULTICARRIER TRANSMISSION SIGNAL HAVING PEAK SUPPRESSING FUNCTION, ADAPTIVE PEAK LIMITER, LSI FOR PROCESSING BASEBAND SIGNAL, AND WIRELESS TRANSMITTER例文帳に追加

マルチキャリア送信信号のピーク抑圧方法、ピーク抑圧機能をもつマルチキャリア送信信号生成回路、適応ピークリミッタ、ベースバンド信号処理用ＬＳＩおよび無線送信装置 - 特許庁

To conduct a layout without putting a timing of a normal function into disorder, when the layout for an LSI logic circuit and a wiring is carried out by a method of timing-driven layout technique.例文帳に追加

タイミングドリブンレイアウトの手法でＬＳＩ論理回路や配線のレイアウトを行う場合に、ノーマルファンクションのタイミングを崩さずレイアウトを行うＬＳＩレイアウト方法を提供する。 - 特許庁

By this constitution, a natural random number generating device which has uniformity and does not have regularity, correlativity, and periodicity can be actualized by a digital circuit which is easily constituted as an LSI.例文帳に追加

本構成によれば、一様性を有し、規則性、相関性、周期性を有しない自然乱数発生装置をＬＳＩ化の容易なデジタル回路で実現することができる。 - 特許庁

Moreover, such thinned LSI chips are stacked and electrically connected through wirings penetrating through the semiconductor substrate, and thus, a three dimensional semiconductor integrated circuit with improved integration density is obtained.例文帳に追加

また、このような薄型化したＬＳＩチップを積層し、半導体基板を貫通する配線によって電気的に接続することで、集積密度が向上した三次元半導体集積回路を得る。 - 特許庁

The encode LSI determines a recording position by a circuit for detecting the address information from LPP, and outputs encoded digital data and writes the data to a medium.例文帳に追加

エンコードＬＳＩではＬＰＰからアドレス情報を検出する回路で記録位置を定め、エンコードされたディジタルデータを出力し、媒体に対するデータのライトを行う。 - 特許庁

To provide a scoreboard for performing the unitary management of data and realizing effective verification in the logical verification of a circuit where a storage area is shared by a plurality of masters in LSI development.例文帳に追加

ＬＳＩ開発での複数のマスタが記憶領域を共有する回路の論理検証において、データを一元的に管理し、効果的に検証を行うことを目的とし、スコアボードを考案する。 - 特許庁

To reduce oscillation start time when an oscillation circuit returns from a STOP mode to a normal operation mode and to supply a stable clock to the inside of an LSI.例文帳に追加

発振回路がＳＴＯＰモードから通常動作モードに復帰する際の発振開始時間を短縮し、安定したクロックをＬＳＩ内部に供給する。 - 特許庁

To securely and easily perform proximity effect correction while making an LSI fine as desired when a circuit design pattern having a plurality of overlapping design patterns is evaluated.例文帳に追加

互いに重なり合う複数の設計パターンを有する回路設計パターンの評価において、ＬＳＩに対して所望の微細化を図りながら近接効果補正を確実且つ簡単に行なえるようにする。 - 特許庁

To provide a layout method for a large-scale circuit that obtains the most adequate layout considering timing and wiring congestion degree of a logic device to be designed, when an LSI logic device is designed.例文帳に追加

ＬＳＩ論理デバイスの設計に際し、設計対象となる論理デバイスのタイミングおよび配線混雑度を考慮に入れた最適なレイアウトを得る大規模回路のレイアウト方法を提供する。 - 特許庁

To provide a board layer number estimating system, method and program, estimating the number of layers necessary to draw necessary wiring in a printed circuit board or an LSI package.例文帳に追加

プリント基板またはＬＳＩパッケージにおいて、必要な配線を引くために必要な層数を見積もる基板層数見積もりシステム、方法、プログラムを提供する。 - 特許庁

To provide a semiconductor integrated circuit which enables easy testing of variation in an output clock frequency of a built-in clock generator, outside an LSI chip, by a digital tester.例文帳に追加

内蔵されたクロックジェネレータの出力クロック周波数の変動をＬＳＩチップ外部でデジタルテスタにより容易に試験できる半導体集積回路を提供する。 - 特許庁

A filter 7 is arranged on the downstream stage of the input circuit 6 of the second LSI 2 and extracts specified frequency components from signal waveforms inputted.例文帳に追加

第２のＬＳＩ２の入力回路６の後段に配置され、入力される信号波形から特定の周波数成分を抽出するフィルタ７を備える。 - 特許庁

To provide a test circuit by which a delay characteristic of a semiconductor device can be measured correctly without being influenced by the load of a wiring to connect the semiconductor device as a test object to an LSI tester.例文帳に追加

テスト対象の半導体装置とＬＳＩテスターとを接続する配線の負荷に影響されることなく、半導体装置の遅延特性を正しく測定することができるテスト回路を提供すること。 - 特許庁

Data, instruction, and protocol transfer functions are executed between one-chip microcomputer LSI chips A and A' incorporating small-sized radio circuit interfaces 3 to globally connect different radio communication systems by wires or radio.例文帳に追加

小型無線回路インタフェース３を内蔵した１チップマイコンＬＳＩチップＡ−Ａ‘間でデータ、命令、プロトコル転送機能を行い、異なる無線通信システム間を有線・無線を介しグローバルに接続する。 - 特許庁

To minimize decrease in the drive capability of an MOSFET for an LSI which requires 2 kinds or more of power sources for an interface with external equipment and for an internal circuit.例文帳に追加

外部機器とのインターフェイス用と内部回路用に２種類以上の電源を必要とするＬＳＩにおいて、ＭＯＳＦＥＴの駆動能力の低下を必要最小限に抑制することを目的としている。 - 特許庁