「Level junction」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

WAFER LEVEL PACKAGE MATERIAL FOR SURFACE ACOUSTIC WAVE DEVICE, SURFACE ACOUSTIC WAVE DEVICE JUNCTION WAFER USING PACKAGE MATERIAL, AND SURFACE ACOUSTIC WAVE DEVICE CUT FROM JUNCTION WAFER例文帳に追加

弾性表面波デバイス用ウエハレベルパッケージ材料、それを用いた弾性表面波デバイス接合ウエハ及びそれから切断された弾性表面波デバイス - 特許庁

To provide a semiconductor device in which increase in sheet resistance of a gate electrode incident to heat treatment, and increase in junction current level due to junction breakdown can be suppressed; and to provide its fabrication process.例文帳に追加

熱処理に伴うゲート電極のシート抵抗値の上昇と、接合破壊により生じる接合リーク電流値上昇を抑制することができる半導体装置およびその製造方法を提供する。 - 特許庁

In a transistor part 10a, a junction capacity of a p-n junction between a p-type base layer 4 and the emitter layer 51 is limited to a low level, to prevent a decrease in high-frequency characteristics.例文帳に追加

トランジスタ部１０ａでは、ｐ型ベース層４とエミッタ層５１との間に形成されるｐｎ接合の接合容量は低く抑られ、高周波特性の劣化が防止される。 - 特許庁

The upper surface of the film 4 is positioned at the level of the main surface of the substrate 1 or is positioned under the level of the main surface and is positioned over the level of the junction interface between the regions 2 and 11b.例文帳に追加

分離絶縁膜４の上部表面は、半導体基板の主表面のレベルとほぼ同じか、主表面のレベルより下に位置し、かつ、第１導電型領域２と第２導電型領域１１ｂとの接合界面よりも上に位置する。 - 特許庁

Popularly known as 'Nagare bashi' (floating bridge), the Kozuya-bashi Bridge, whose bridge timbers are detached from the bridge pier when the water level in the river rises, is located about five km upstream from the junction. 例文帳に追加

合流点の5kmほど上流には増水すると踏み板が橋脚から外れる「流れ橋」として有名な上津屋橋が架かっている。 - Wikipedia日英京都関連文書対訳コーパス

The manifold may contain plural pipes and plural junction structure elements for forming a branched multi-level casting manifold.例文帳に追加

本発明のマニホールドは、枝分かれ多レベル鋳造マニホールドを形成するため、複数の配管及びジャンクション構成要素を含んでいてもよい。 - 特許庁

To provide a high-speed circuit which realizes a level logic method similar to that of a semiconductor circuit and takes advantage of the high speed of Josephson junction.例文帳に追加

半導体回路と同様のレベル論理方式を実現し、ジョセフソン接合の高速性を活かした高速回路を得ること。 - 特許庁

To reduce jitter level by stabilizing the junction temperature of a timing generator comprising a CMOS gate array.例文帳に追加

ＣＭＯＳ ゲート・アレイで構成されるタイミング発生器のジャンクション温度を安定化させ、ジッタ値を減少させる。 - 特許庁

Since the threshold level control pocket 12 does not touch the source-drain regions 2 and 3, junction capacity is reduced and an operating and speed is enhanced.例文帳に追加

しきい値制御用ポケット１２は、ソース・ドレイン領域２，３とは接触していないので、接合容量が低減され、動作速度が向上する。 - 特許庁

As a result, leak current can be reduced under a state where breakdown strength at the pn junction of the constant voltage diode is set at a low level.例文帳に追加

その結果、定電圧ダイオードのｐｎ接合の耐圧を低く設定した状態で、リーク電流を低減することができる。 - 特許庁

A joint fitting 3 is attached to a junction part between the large beam 1 and the sleeper 2, and a level regulation fitting 4 is attached on the each large beam 1.例文帳に追加

大梁１の根太２との接合部に継手金物３を、各大梁１の上にレベル調整金物４をそれぞれ取り付ける。 - 特許庁

To provide an epitaxial wafer for an HBT (Hetero junction Bipolar Transistor) having an emitter-base interface of low density at the level of a recombination center.例文帳に追加

再結合中心となる準位の濃度が小さいエミッタ・ベース界面を有するＨＢＴ用エピタキシャルウェハを提供する。 - 特許庁

A boundary region 10C between both of them is set to a two-stage structure of a first level difference section 31 in a p-type cladding layer 13 and a second level difference section 33 straddling over a pn junction section 14 with a flat section 32 in between.例文帳に追加

両者の間の境界領域１０Ｃを、平坦部３２を間にして、ｐ型クラッド層１３内の第１段差部３１と、ｐｎ接合部１４をまたぐ第２段差部３３との２段構造とする。 - 特許庁

When outputting an effective pixel 802 existing in a first region and having a vertical structure of PN junction, a photometric sensor 208 performs black level correction using a signal output of a vertical structure light shielding pixel region 803 having the vertical structure of PN junction.例文帳に追加

測光センサ２０８は、第１の領域にありＰＮ接合の縦構造を有する有効画素８０２の信号を出力する際、同じくＰＮ接合の縦構造を有する縦構造遮光画素領域８０３の信号出力を用いて黒レベル補正を行う。 - 特許庁

When outputting the effective pixel 802 existing in a second region in a periphery of the effective pixel 802 and not having the vertical structure of PN junction, the photometric sensor 208 performs black level correction using an output signal of a non-vertical structure light shielding pixel region 804 having no vertical structure of PN junction.例文帳に追加

また、測光センサ２０８は、有効画素８０２の周囲の第２の領域にあり前記ＰＮ接合の縦構造を有しない有効画素の信号を出力する際、同じくＰＮ接合の縦構造を有しない非縦構造遮光画素領域８０４の出力信号を用いて黒レベル補正を行う。 - 特許庁

To provide a pole, and pole and beam junction structure, simply constructing a beam junction part in a steel structure with high quality, and further easily and inexpensively coping with alteration of joining level of some beams.例文帳に追加

本発明は、鉄骨構造における梁接合部を簡易かつ高い品質をもって構成することができ、更に、一部の梁の接合レベルの変更にも容易かつ低コストで対応することが可能な柱及び柱と梁との接合部構造を提供することを目的とする。 - 特許庁

Drain electrodes 17a, 17b of high withstand voltage NMOSFETs 12a, 12b, which are level shift devices, are provided inside the high withstand voltage junction terminal structure 34, and a gate electrode and a source electrode of the NMOSFETs are provided outside the high withstand voltage junction terminal structure 34.例文帳に追加

レベルシフト素子である高耐圧ＮＭＯＳＦＥＴ１２ａ，１２ｂのドレイン電極１７ａ，１７ｂを高耐圧接合終端構造３４の内側に設けるとともに、そのゲート電極およびソース電極を高耐圧接合終端構造３４の外側に設ける。 - 特許庁

The orthosis 10 comprises an elastic compressive distal portion 14 extending upwards from the ankle and associated with an adjoining containment proximal portion 16 covering a region of the calf extending between the level B1 of the junction point between the Achilles tendon and the calf muscle and the level D situated beneath the tibial tuberosity.例文帳に追加

装具１０は、足首から上方に延びるとともに、アキレス腱及び脹脛筋肉の接合点の高さ位置Ｂ１と脛骨粗面の下に位置する高さ位置Ｄとの間に延びる脹脛の領域を覆う隣接する拘束近位部分１６と関連付けられる、弾性圧迫遠位部分１４を含む。 - 特許庁

Furthermore, until March 15, 2008, the short section of track to the Hanwa Line was a single track, and because direct trains between the Osaka Loop Line and the Hanwa Line use a level junction, they were sometimes forced to run slowly even around Tennoji Station. 例文帳に追加

さらに2008年3月15日までは阪和線への短絡線が単線であり、大阪環状線-阪和線間の直通列車が平面交差することから、天王寺駅近辺でも徐行が強いられることもあった。 - Wikipedia日英京都関連文書対訳コーパス

Each Schottky barrier diode is formed in mesa, and a high resistance polysilicon, an oxide film 10 Å or less, and an intermediate transient level are formed at the Schottky junction of each Schottky barrier diode.例文帳に追加

各ショットキーバリアダイオードをメサ状に形成し、各ショットキーバリアダイオードのショットキー接合部に高抵抗ポリシリコンや１０Å以下の酸化膜や複数の中間遷移準位を形成する。 - 特許庁

To provide a detection element capable of restraining a thermal electron emission characteristic (influence of Fermi-level pinning), in a Schottky junction part for detecting high frequencies such as terahertz waves.例文帳に追加

テラヘルツ波等の高周波を検出するためのショットキー接合部において、熱電子放出電流特性（フェルミレベルピニングの影響）を抑制することができる検出素子を提供する。 - 特許庁

As a result, the magnetic tunnel junction reaches one resistance state level determined by the first storage magnetization direction relative to a reading magnetization direction.例文帳に追加

その結果、前記磁気トンネル接合が、読み出し磁化方向の方向に対する前記第１記憶磁化方向の方向によって決定される１つの抵抗状態レベルに到達する。 - 特許庁

By inserting the junction-type equalizer 7 in the transmission line of a community reception system, the level deviation of the low band and the high band generated by the coaxial cable is equalized.例文帳に追加

この接栓タイプイコライザ７を共同受信システムの伝送路中に挿入することにより、同軸ケーブルにより生じる低域と高域とのレベル偏差を等化する。 - 特許庁

When the voltage of the first and second voltage lines and that of the third voltage line are set at a mutually-opposite level, the first and second magnetic tunnel junction elements are set to a mutually-opposite resistive state.例文帳に追加

第１および第２電圧線と第３電圧線とを互いに反対レベルの電圧に設定することで、第１および第２磁気トンネル接合素子の抵抗状態を互いに逆の状態に設定できる。 - 特許庁

To form an insulation film whose insulation barrier level is lower than that of an aluminum oxide and which obtains a high MR (magnetoresistive) ratio, in a magnetic sensor having a ferromagnetic tunnel junction and its manufacture.例文帳に追加

強磁性トンネル接合を有する磁気センサ及びその製造方法に関し、絶縁障壁高さが酸化アルミニウムより低く、且つ、高いＭＲ比が得られる絶縁膜を形成する。 - 特許庁

The MTJ memory cell includes a magnetic tunnel junction part MTJ having a resistance value varying with the level of stored data and an access transistor ATR.例文帳に追加

ＭＴＪメモリセルは、記憶データのデータレベルに応じて抵抗値が変化する磁気トンネル接合部ＭＴＪと、アクセストランジスタＡＴＲとを備える。 - 特許庁

A MTJ memory cell is provided with a magnetic tunnel junction section MTJ of which a resistance value is varied in accordance with a data level of storage data, and an access transistor ATR.例文帳に追加

ＭＴＪメモリセルは、記憶データのデータレベルに応じて抵抗値が変化する磁気トンネル接合部ＭＴＪと、アクセストランジスタＡＴＲとを備える。 - 特許庁

To provide a manufacturing method of secondary battery where controlling the peeling strength of junction part between a rupture disk and a weld plate at a constant level can be carried out simply and easily even though current-carrying area for taking out a large electric current is being secured.例文帳に追加

大電流を取り出すための通電面積を確保しながらも、ラプチャーディスクとウエルドプレートの接合部の引き剥がし強度を一定に制御することが簡便に実施できる二次電池の製造方法を提供する。 - 特許庁

Consequently, a junction leakage current can be suppressed when a reverse bias is applied via the interface level.例文帳に追加

丸め酸化膜を形成後、ＮＯ雰囲気中で８５０℃３０分程度のアニールを行う工程により、丸め酸化膜の界面準位がＮのドーピングによって低減されるため、リーク電流を抑えることができる。 - 特許庁

Thereby, even though the junction area between the cover 60 and the frame body 20 is made large, the vacuum level in the sealed space S is kept high, and at the same time the cover 60 can be secured firmly on the frame body 20.例文帳に追加

これにより、ガラス蓋６０と枠体２０との接合面積を大きくしても、密閉空間Ｓの真空度を高く保つとともにガラス蓋６０を枠体２０に堅固に固着することができる。 - 特許庁

Then a trench 3 is provided between the high-breakdown-voltage junction edge termination structure portion 36, and an n^+ source layer 6 and an n^+ drain layer 7 of a level shift circuit 34 provided to a portion of the high-potential gate driver circuit 33.例文帳に追加

そして、この高耐圧接合終端構造部３６と、高電位ゲート駆動回路３３の一部に設けられたレベルシフト回路部３４のｎ^+ソース層６とｎ^+ドレイン層７の間と、にトレンチ３が設けられている。 - 特許庁

The other kinds of wells 12 and 20 are mutually identical in the conductivity type and different in impurity concentration or junction depth, thereby being different in the type, being separated mutually electrically by one kind of well 5, as well as, being formed at the same surface level.例文帳に追加

他のウエル１２，２０は、互いに導電型が同じで、不純物濃度又は接合深さが異なることによって種類が異なり、１種類のウエル５によって互いに電気的に分離され、かつ同一表面高さに形成されている。 - 特許庁

As a result, the doping level and width of the base region can be adjusted to a high-frequency circuit in an optical state, thereby making it possible to form the bipolar junction transistor suitable for the high-frequency circuit with high gain.例文帳に追加

これによって、ベース領域のドーピングレベル及び幅を高周波回路に最適の状態で調節することができるので、高利得の高周波回路に適するバイポーラ接合トランジスタを形成することができる。 - 特許庁

To provide a method of manufacturing a semiconductor device, in which level difference of a surface layer of a parallel p-n junction is eliminated and variance in quality of a chip is suppressed as a result.例文帳に追加

トレンチ形成工程を有する半導体装置の製造方法において、並列ｐｎ構造の表面層の段差を解消し、チップの品質のばらつきを抑えること。 - 特許庁

To provide a junction field effect transistor suitable for high speed operation in which the parasitic capacity component of a device can be reduced and a current level per unit area can be increased.例文帳に追加

デバイスの寄生容量成分を小さくできるとともに、面積当たりに流せる電流値を増加させることができる、高速動作に適した接合型電界効果トランジスタを提供する。 - 特許庁

To provide a semiconductor laser device in which highly reliable operations are possible at a high output level by suppressing an elevation of an operating voltage even if the semiconductor laser device is mounted in a junction down fashion, and to provide a method of manufacturing the semiconductor laser device.例文帳に追加

ジャンクション・ダウンによりマウントしても、動作電圧の上昇を抑制することにより、高出力で高信頼動作が可能な半導体レーザ装置および半導体レーザ装置の製造方法を提供する。 - 特許庁

To carry out superior plating bump junction suited to a level difference by using plated bumps of the same area and shape without changing the height of the plated bump suiting to the level difference, in the case where there is the level difference in the height of a plurality of electrodes of a semiconductor element, when the semiconductor element is plated-bump-joined to a mounting substrate.例文帳に追加

半導体素子を実装基板にメッキバンプ接合する場合において、半導体素子の複数の電極の高さに段差があるときに、メッキバンプの高さを段差に合わせて変えることなく、また、同じ面積および形状のメッキバンプを用いて、段差に合わせた良好なメッキバンプ接合を行う。 - 特許庁

The wiring resistance of the peripheral circuit is reduced, while the junction leakage current of the memory cell is set to the same level value as that of a prior art.例文帳に追加

半導体記憶装置の周辺回路部基板の活性領域上の金属シリサイド膜厚が、メモリセル部基板の活性領域上の金属シリサイド膜厚より厚く、周辺回路部の配線抵抗を低減し、一方メモリセル部の接合リーク電流は従来と同様レベル値とした。 - 特許庁

The effective VBM 141 of the active layer 14 is formed at an energy level higher than the VBM 131 of a Be_0.3Zn_0.7Se_0.2Te_0.8 mixed crystal configuring the p-type clad layer 13, and a junction between the active layer 14 and the p-type clad layer 13 is formed in a type I structure.例文帳に追加

活性層１４の実効的なＶＢＭ１４１が、ｐ型クラッド層１３を構成するＢｅ_0.3 Ｚｎ_0.7 Ｓｅ_0.2 Ｔｅ_0.8 混晶のＶＢＭ１３１よりも高いエネルギー準位に形成され、活性層１４とｐ型クラッド層１３との接合がタイプＩ構造になっている。 - 特許庁

To improve the characteristic of a leakage current of stored electrode junction by forming a gate on the upper part of an Si epitaxial layer having a level difference to increase the effective length of a gate channel, and by forming an oxide film only on the interface between an Si epitaxial layer of a lower part of a bit line contact and a semiconductor substrate.例文帳に追加

段差のあるＳｉエピタキシャル層の上部にゲートを形成してゲートチャンネルの有効長さを増加させ、ビットラインコンタクトの下部のＳｉエピタキシャル層と半導体基板の界面にのみ酸化膜を形成することにより、格納電極接合の漏洩電流の特性を改善する。 - 特許庁

A ratio of an on-resistance of the high-side switch to an on-resistance of the low-side switch is set according to an input-output level difference between an output signal output to a junction point of the high-side switch to the low-side switch and the input signal.例文帳に追加

前記ハイサイドスイッチのオン抵抗と前記ローサイドスイッチのオン抵抗との比は、前記ハイサイドスイッチと前記ローサイドスイッチとの接続点に出力される出力信号と、前記入力信号と、の入出力間レベル差に応じて設定されることを特徴とする。 - 特許庁

In this high pressure-resistant analog switch circuit, the voltage of the gate of the high pressure-resistance junction type FET 71 is held in the same level as that of the voltage of the source regardless of whether the voltage (the voltage of a signal inputted to a node Si) of the source is positive or negative so that any negative power supply voltage (-V) is dispensed with.例文帳に追加

この高耐圧アナログスイッチ回路では、ソースの電圧（ノードＳｉに入力された信号の電圧）の正負にかかわらず高耐圧接合型ＦＥＴ７１のゲートの電圧がソースの電圧とほぼ同じレベルに保持されるため、負の電源電圧（−Ｖ）を必要としない。 - 特許庁

To provide a bathroom unit being easy to install and having a high watertight effect by making it easy to adjust the level of leg parts supporting a bathtub, and minimizing the area of junction between split parts where a bathtub side watertight pan and a washing space side watertight pan are combined.例文帳に追加

浴槽を支える脚部のレベル調整を容易にし、又、浴槽側防水パンと洗い場側防水パンを組み合わせる分割部分の接合面積を最小限にすることで、設置がし易く防水効果の高い浴室ユニットを提供すること。 - 特許庁

To provide a semiconductor device of a flip-chip junction or wafer-level CSP (Chip Scale Package) using an underfill resin, wherein an increase in mounting area due to variation in applying amount of the underfill resin, cracking of the semiconductor device, etc., are prevented.例文帳に追加

アンダーフィル樹脂を用いたフリップチップ接合又はウエハレベルＣＳＰの半導体装置において、アンダーフィル樹脂の塗布量変動に伴う実装面積の増大及び半導体装置におけるクラックの発生等を防止する。 - 特許庁

To improve pixel characteristics of a solid-state imaging element with a lateral overflow drain (LOD) structure by reducing an interface level etc., nearby a junction part between a barrier region adjacent to a photodetection part and a drain region being an n^+ region contacting the barrier region.例文帳に追加

横型オーバーフロードレイン（ＬＯＤ）構造を備えた固体撮像素子において、受光部等に隣接するバリア領域と、これに接するｎ^＋領域であるドレイン領域との接合部分の近傍での界面準位等を低減し、画素特性を向上させる。 - 特許庁