「Memory Access」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

When an error is generated in any memory access via a plurality of channels, purge means returns the already input sequence of unexecuted access commands.例文帳に追加

パージ手段は、複数のチャネルを介してのメモリアクセスのいずれかでエラーが発生した場合、既に投入されている未実行のアクセスコマンドの系列を返却する。 - 特許庁

In addition, the demand address of the selected master is outputted to the subsequent SDRAM control circuit, and an access start signal for showing the occurrence of the memory access is outputted.例文帳に追加

さらに、後段のＳＤＲＡＭ制御回路に対して、選択したマスタの要求アドレスを出力し、メモリアクセスの発生を示すアクセス開始信号を出力する。 - 特許庁

To increase memory band width when an access is requested from a plurality of access units including continuous processing units and discontinuous processing units.例文帳に追加

連続処理ユニットと非連続処理ユニットを含む複数のアクセスユニットからのアクセス要求があった場合において、メモリバンド幅をあげることができるようにする。 - 特許庁

To provide a test provided with a function for realizing an access test to the same address in a memory access test by specifying the timing of instruction execution.例文帳に追加

メモリアクセス試験において同一アドレスへのアクセス試験を命令実行のタイミングを特定することで実現する機能を有する試験を提供する。 - 特許庁

To efficiently access a memory consisting of 2n (n is an integer being two or more) pieces of banks where continuous access to different row addresses of the same bank is prohibited.例文帳に追加

同一バンクの異なるローアドレスへの連続アクセスが禁止された２^ｎ（ｎは２以上の整数）個のバンクからなるメモリ１に効率的にアクセスする。 - 特許庁

To provide a device and a method for locking and unlocking a memory as access control processing through verification of a key set outputted by an access request source.例文帳に追加

メモリのアクセス制御処理としてのロック、アンロックをアクセス要求元の出力するキーセットの検証に基づいて実行する装置および方法を提供する。 - 特許庁

An access-inhibited URL list is stored on the flash memory of a HUB, and on the basis of this list, URL access regulating processing is performed by the MPU of the HUB.例文帳に追加

アクセス禁止ＵＲＬリストをＨＵＢのフラッシュメモリに記憶し、このリストに基づいてＨＵＢのＭＰＵによりＵＲＬアクセス規制処理を行う。 - 特許庁

Thereby, when continuous logical addresses 90 are specified and respective minimum access units are successively accessed, the memory controller switches banks for every access.例文帳に追加

したがって、連続する論理アドレス９０が指定され、各最小アクセス単位に順次アクセスする場合、メモリコントローラは、アクセス毎にバンク切替を行うことになる。 - 特許庁

A protection region in which access is restricted and a general-purpose region without access restriction are set in a memory card storing a providing content of a server, for example.例文帳に追加

例えばサーバの提供コンテンツを格納するメモリカードに、アクセス制限のなされた保護領域と、アクセス制限のない汎用領域と設定する。 - 特許庁

To provide a data access circuit capable of speeding up access to data stored in a memory with a simple configuration, and to provide a decoder, an information reproducing device, and electronic equipment thereof.例文帳に追加

簡素な構成で、メモリに格納されたデータのアクセスを高速化できるデータアクセス回路、デコード装置、情報再生装置及び電子機器を提供する。 - 特許庁

When a power stoppage occurs, a main substrate perform a power feed stopping process including a RAM(random access memory) access prohibiting process, then is set to be in a standby state.例文帳に追加

主基板では、電源断が発生すると、ＲＡＭアクセス禁止処理を含む電力供給停止時処理を行った後に待機状態となる。 - 特許庁

When ports P1, P2 access memory blocks connected to common wiring being different, simultaneous access can be performed by controlling switches S11-S14 and S21-S22.例文帳に追加

ポートＰ１，Ｐ２が異なる共有配線に接続されたメモリブロックにアクセスする場合は、スイッチＳ11〜Ｓ14，Ｓ21〜Ｓ22を制御して、同時にアクセスすることを可能とする。 - 特許庁

To increase the response performance of access to a cache page by eliminating the number of times of access to a shared memory that accompanies the open processing and close processing of the cache page.例文帳に追加

キャッシュページのオープン処理およびクローズ処理に伴う共有メモリへのアクセス回数を省くことによって、キャッシュページのアクセスレスポンス性能を向上させる。 - 特許庁

To provide a memory access controller and a system having it which can access a plurality of memories from a plurality of ports more freely.例文帳に追加

複数のポートから複数のメモリに対してより自由にアクセスすることを可能とするメモリアクセス制御装置とこれを有する演算システムを提供する。 - 特許庁

Access control is performed with a memory sub-arrays (2a-2d) unit or access control is performed by banks (BK#0, BK#1) according to a mode setting signal (MS).例文帳に追加

モード設定信号（ＭＳ）に従って、メモリサブアレイ（２ａ−２ｄ）単位でアクセス制御するかまたはバンク（ＢＫ♯０，ＢＫ♯１）でアクセスを制御する。 - 特許庁

To perform the unaligned memory access of a word or a double length word on any byte boundary by the same execution time amount as aligned access without adding so much hardward.例文帳に追加

ハードウェアを余り追加せず整列アクセスと同じ実行時間量でいかなるバイト境界上でも語又は倍長語を非整列メモリ・アクセス可能とする。 - 特許庁

The clock control section 30 receiving the access permission signal supplies the clock signal to the circuit module and the shared memory 50 receiving the access permission signal.例文帳に追加

アクセス許可信号が供給されるとクロック制御部３０はアクセス許可信号を受けた回路モジュールおよび共有メモリ５０にクロック信号を供給する。 - 特許庁

A bus access information storage part 1 stores bus access information wherein data flowing on a bus between a memory and a CPU of the debugging target equipment are arranged in time order.例文帳に追加

バスアクセス情報記憶部１は、デバッグ対象機器のＣＰＵとメモリ間のバス上に流れるデータを時間順に整列させたバスアクセス情報を記憶する。 - 特許庁

Corresponding to memory access requests from the respective bus masters 1-1 to 1-4, an arbitration part 16 inside an access control part 6 performs arbitration and controls a switch part 4.例文帳に追加

アクセス制御部６内の調停部１６は、各バス・マスタ１−１〜１−４からのメモリ・アクセス要求に応じて調停を行い、スイッチ部４を制御する。 - 特許庁

To provide a method and a circuit for avoiding memory access collisions during asynchronous read-write access to a single-port RAM (SPRAM) 120.例文帳に追加

シングルポートＲＡＭ（ＳＰＲＡＭ）１２０に対する非同期の読み出し書き込みアクセスにおけるメモリアクセスの衝突を防止する方法及び回路を提供する。 - 特許庁

An access path 10 shared by a host interface part 4 or a disk interface part 6 in order to access the cache memory part 7 is constituted of the full duplex path.例文帳に追加

ホストインターフェース部４又はディスクインターフェース部６がキャッシュメモリ部７をアクセスする為に共有するアクセスパス１０を全二重パスで構成する。 - 特許庁

To provide a memory capable of performing a refresh operation without competing with an internal access operation even when an external access operation is non-periodically performed.例文帳に追加

外部アクセス動作が非周期的に行われる場合にも、内部アクセス動作と競合することなくリフレッシュ動作を行うことが可能なメモリを提供する。 - 特許庁

METHOD FOR PERFORMING ACCESS OPERATION IN SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY ARRAY AND INTEGRATED CIRCUIT DEVICE INCLUDING CIRCUIT FOR CONTROLLING COLUMN SELECTING SIGNAL例文帳に追加

同期型ダイナミックランダムアクセスメモリアレイにおいてアクセス動作を実行するための方法およびコラム選択信号を制御するための回路を含む集積回路素子 - 特許庁

Address decoders 4 and 5 output a memory select signal that is made effective only when an access is made to a corresponding access space among the address spaces of a CPU 1.例文帳に追加

アドレスデコーダ４，５は、ＣＰＵ１のアドレス空間のうち対応するアドレス空間にアクセスがあったときのみ有効となるメモリセレクト信号を出力する。 - 特許庁

When the other debugger issues the command, also, it is determined by the content of the shared memory 104, and the hard access is performed only when the access right is acquired.例文帳に追加

他のデバッガがコマンドを発行する場合にもその共有メモリ１０４の内容で判断して、アクセス権が取得できなければ、ハードアクセスを行わない。 - 特許庁

To quicken memory access while performing error detection and correction by a single error correction means in an external storage device for continuously performing access to sector data.例文帳に追加

セクタデータを連続してアクセスする外部記憶装置において、単一のエラー訂正手段によりエラー検出・訂正を行いながらメモリアクセスを高速化する。 - 特許庁

To speed up memory access, while detecting and correcting an error by a single error correcting means, in an external storage device for continuously making access to sector data.例文帳に追加

セクタデータを連続してアクセスする外部記憶装置において、単一のエラー訂正手段によりエラー検出・訂正を行いながらメモリアクセスを高速化する。 - 特許庁

To solve problems that a simultaneous write access to a number of memory cells connected in parallel in a data line direction, i.e. multiplex selection, is inhibited as a memory function, and in a memory array of the above constitution, a write access time is long and test time cannot be shortened.例文帳に追加

データ線方向に並列に多数接続されたメモリセルへの同時書込みアクセス、すなわち、セル多重選択は、メモリ機能的に禁止であり、前記のような構成のメモリアレイでは、書込みアクセスが長く、テスト時間の短縮が図れない。 - 特許庁

A memory control unit generates a plurality of commands, where a transfer unit is smaller than that of a memory access request, and alternately issues the plurality of commands to memories for each request source, when a plurality of request sources perform memory access requests.例文帳に追加

メモリ制御装置は、転送単位がメモリアクセス要求の転送単位より小さい複数のコマンドを生成し、メモリアクセス要求が複数の要求元から行われている場合、前記複数のコマンドをメモリに対し要求元毎に交互に発行する。 - 特許庁

A memory access control circuit 4 determines a memory block accessed from the CPU 1 and a memory block accessed from the RTD 3, and, if the blocks are different, permits the simultaneous access by the CPU 1 and the RTD 3 to the RAM 2.例文帳に追加

メモリアクセス制御回路４は、ＣＰＵ１からアクセスされたメモリブロックとＲＴＤ３からアクセスされたメモリブロックを判定し、これらが異なるブロックである場合は、ＲＡＭ２に対するＣＰＵ１およびＲＴＤ３による同時アクセスを許可する。 - 特許庁

Before starting reverse reproduction, the picture of the access point is stored in a frame memory prepared for reverse reproduction which differs from a frame memory of a decoder, and in the reverse reproduction, pictures after the access point are decoded while referring to the data stored in the frame memory.例文帳に追加

アクセスポイントのピクチャーを、逆再生を開始する前に、デコーダーのフレームメモリーとは別の逆再生用に用意されたフレームメモリーに保存し、逆再生時はフレームメモリーに保存されたデータを参照して、アクセスポイント以降のピクチャーをデコードする。 - 特許庁

To provide a memory access control device which achieves reduction of a data transfer amount and a memory usage amount, and reduces a load of an image processing device, to thereby improve a processing throughput of a whole system, and also to provide such a memory access control method.例文帳に追加

データ転送量とメモリ使用量の削減、及び画像処理装置における負荷を軽減してシステム全体の処理スループットの向上を実現できるメモリアクセス制御装置及びそのようなメモリアクセス制御方法を提供すること。 - 特許庁

A demand signal for memory access is inputted from each DMA master 1a-1e, and a master for performing memory access corresponding to the present order of priority at timing when the memory is not accessed (not in the busy state) is selected, and an enabling signal is outputted.例文帳に追加

各ＤＭＡマスタ１ａ〜１ｅからメモリアクセスのための要求信号が入力され、それに対しメモリがアクセス中でない（ビジー状態でない）タイミングで現在の優先順位に応じてメモリアクセスするマスタを選択し、許可信号を出力している。 - 特許庁

To provide a method or a corresponding device for controlling memory access in which the certain number of standby states is determined about a central controller (CPU) for performing memory access to memory devices (FLASH/ROM, RAM, IO module).例文帳に追加

本発明は、メモリ装置（ＦＬＡＳＨ／ＲＯＭ、ＲＡＭ、ＩＯモジュール）にメモリアクセスするために、中央制御装置（ＣＰＵ）についてある数の待ち状態が決定される、メモリアクセスを制御するための方法もしくは対応する装置に関する。 - 特許庁

A simulation device 200 receives memory access requests to be received by an external cache memory 400 arranged on the outside of a processor, selects an optional request out of the memory access requests and simulates the operation of the selected request by previously stored and set cache constitution.例文帳に追加

模倣装置２００は、プロセッサ外部にある外部キャッシュメモリ４００が受けるメモリアクセス要求を受け、そのメモリアクセス要求の内任意の要求を選別し、選別した要求を予め保存し設定されたキャッシュ構成で動作を模倣する。 - 特許庁

This device comprises a saving processing setting part 110 for setting control information of memory backup processing, an access monitoring part 105 monitoring the access state of a backup source memory 104, and a saving processing determination means 100 executing, upon detection of a writing access to the backup source memory 104 by the access monitoring part 105, the memory backup processing according to the control information set in the setting part 110.例文帳に追加

メモリバックアップ処理の制御情報が設定される退避処理設定部１１０と、バックアップ元メモリ１０４のアクセス状態を監視するアクセス監視部１０５と、アクセス監視部１０５によりバックアップ元メモリ１０４に対する書き込みアクセスが検出されたときに退避処理設定部１１０に設定された制御情報に従ってメモリバックアップ処理を実行させる退避処理決定手段１００とを備える。 - 特許庁

A spare memory 10 and a switch 6 are provided for inspection and access to the computer is switched so that the computer may operate not to the work memory but to the spare memory 10 by a switch.例文帳に追加

検査のために予備メモリ（１０）とスイッチ（６）が設けられ、スイッチにより、コンピュータが作業メモリではなく予備メモリに対して作用するようにコンピュータのアクセスが切り換えられる。 - 特許庁

Consequently, the reading/writing of the content of the memory card is not performed by another host while the memory card is being mounted after the host terminates the access processing to the memory card mounted on the device.例文帳に追加

これにより、ホストがデバイスに装着されたメモリカードへのアクセス処理を終えた後、メモリカードを装着したままの状態では他のホストからメモリカードの内容を読み書きできないようになる。 - 特許庁

Each second random access memory element is associated with a memory location to store a flag value indicative of whether the data word stored at that memory location is a true or complement version.例文帳に追加

各第二ランダムアクセスメモリ要素は、そのメモリ位置に格納されているデータワードが真又は補元バージョンのいずれかであることを表わすフラッグ値を格納するためのメモリ位置と関連している。 - 特許庁

The DRAM circuit has a number of memory cells that do not require sequential access, and at least part of the memory cells has two or more memory cells for a single bit line contact.例文帳に追加

ＤＲＡＭ回路はシーケンシャルアクセスを必要としない複数個のメモリセルを有し、該複数個のメモリセルの少なくとも一部は、単一のビット線コンタクトに対して二つ以上のメモリセルを有している。 - 特許庁

Respective SLDRAM(sink link dynamic random access memory) 5.0 to 5.n execute a test of an internal memory part in accordance with an execution command that is given from a memory controller 3 and give a defective address to the controller 3.例文帳に追加

ＳＬＤＲＡＭ５．０〜５．ｎの各々は、メモリコントローラ３からテスト実行コマンドが与えられたことに応じて内蔵メモリ部２４のテストを実行し、不良アドレスをメモリコントローラ３に与える。 - 特許庁

To provide an information processor capable of improving the using efficiency of a memory while reducing overheads caused at the time of memory access, and a memory management method.例文帳に追加

メモリアクセスの際に発生するオーバーヘッドを軽減しつつメモリの使用効率を向上させることが可能な情報処理装置及びメモリ管理方法を提供することを目的とする。 - 特許庁

Therefore, the CPU40 can perform RAM access to the second memory part 49 even when the first memory part 48 is executing block transfer operation from the main memory 46.例文帳に追加

したがって、第１メモリ部４８が主メモリ４６からのブロック転送動作を実行している場合においても、ＣＰＵ４０は、第２メモリ部４９に対するＲＡＭアクセスを行うことができる。 - 特許庁

To obtain a DMA(direct memory access) control circuit with high efficiency for improving the performance of a system as a whole in which a high-speed CPU or a memory and a low-speed memory or an I/O device or the like coexist.例文帳に追加

高速度なＣＰＵやメモリと、低速度のメモリやＩ／Ｏデバイス等が混在しているシステムの、全体としてのパフォーマンスを向上させ効率化させるＤＭＡ制御回路を得る。 - 特許庁

A control part 132 of the SSD 130 uses a part of the main memory 120 having a DRAM (Dynamic Random Access Memory) as a buffer area 121 in the data storage into a NAND type flash memory 131.例文帳に追加

そして、ＳＳＤ１３０の制御部１３２が、ＤＲＡＭを有するメインメモリ１２０の一部を、ＮＡＮＤ型フラッシュメモリ１３１へのデータ格納におけるバッファ領域１２１として利用する。 - 特許庁