「N layer」に関連した英語例文の一覧と使い方(125ページ目) - Weblio英語例文検索

The light emitting element is manufactured by using the epitaxial wafer for the light emitting element, and an electrode 7 is formed at the n-type GaAs substrate 1 side, and a non-alloy system p-electrode 8 is formed at the p-type InGaAs contact layer 6 side.例文帳に追加

発光素子は、この発光素子用エピタキシャルウェハを用いて作製され、ｎ型ＧａＡｓ基板１側にｎ電極７が、またｐ型ＩｎＧａＡｓコンタクト層６側にノンアロイ系のｐ電極８が形成されている。 - 特許庁

Each pixel PX has: a cathode, an anode, and an organic light emitting diode OLED including an organic layer; an N channel type drive transistor DR; an output switch SWa; a first capacitor section Cs; and a second capacitor section Cx.例文帳に追加

各画素ＰＸは、陰極、陽極及び有機物層を含んだ有機発光ダイオードＯＬＥＤと、Ｎチャネル型の駆動トランジスタＤＲと、出力スイッチＳＷａと、第１容量部Ｃｓと、第２容量部Ｃｘとを有している。 - 特許庁

To provide a semiconductor device for rectification of p-n junction which is of high withstand voltage and switching speed by immediately causing annihilation of minority carriers remaining in a semiconductor layer during a transient state, when operation is turned off.例文帳に追加

動作がオフになる過渡状態において、半導体層内に残留する少数キャリアを即座に消滅させることにより、高耐圧でありながらスイッチングスピードの速いｐｎ接合による整流用半導体装置を提供する。 - 特許庁

The light-emitting device is provided in which, for example, an n-type region and a p-type region formed by an ion implantation method constitute a pn junction on an insulating layer buried type semiconductor silicon carbide substrate.例文帳に追加

絶縁層埋め込み型半導体炭化珪素基板上に、例えば、イオン注入法で形成されたｎ型領域とｐ型領域が、該炭化珪素基板上でｐｎ接合を構成していることを特徴とする発光デバイス。 - 特許庁

The p^--type leakage stopper region 112 is formed so as to be in contact with both of an insulating film 102 and the collector electrode film 201, and is further Schottky-joined to the collector electrode film 101 together with the n^+-type buffer layer 103.例文帳に追加

Ｐ^−型リークストッパ領域１１２は、絶縁膜１０２とコレクタ電極膜２０１との双方に接するように形成され、さらに、Ｎ^＋型バッファ層１０３と共にコレクタ電極膜１０１に対してショットキー接合されている。 - 特許庁

A light guide 11 makes light incident from the upper end and makes the light incident into the inside incident and absorb onto a solar battery layer composed of a p-type organic semiconductor 13 and an n-type organic semiconductor 14.例文帳に追加

導光部１１は、その上端から光を入射させ、その内部に入射された光をＰ型有機半導体１３とＮ型有機半導体１４とからなる太陽電池層に入射させて吸収させるようにしている。 - 特許庁

An N-type low-concentration drain region 3, a source region 5, a drain ohmic region 7, a P-type channel region 9, and an ohmic channel region 11 are formed in a silicon layer 1c at a depth reaching an embedded oxide film 1b.例文帳に追加

シリコン層１ｃに、埋め込み酸化膜１ｂに達する深さで、Ｎ型の低濃度ドレイン領域３、ソース領域５、ドレインオーミック領域７、及びＰ型のチャンネル領域９、オーミックチャンネル領域１１が形成されている。 - 特許庁

To form a fine memory cell, while securing an overlapping area of a floating gate and an impurity diffused layer, and to reduce irregularity on an F-N tunnel phenomenon between bits that is resulted from a fine memory cell.例文帳に追加

浮遊ゲートと不純物拡散層とのオーバーラップ面積を確保しながらメモリセルの微細化を図り、さらにメモリセルの微細化に伴って発生するビット間のＦ−Ｎトンネル現象のばらつきの低減を図ることを目的とする。 - 特許庁

In vertical type FET1, hexagonal GaN and AlGaN are epitaxially grown on the GaN substrate 10 with a {0001} surface as a growth surface, and a vertical surface S1 in an n-type GaN cap layer 18 is to be {1-100} surface (m surface).例文帳に追加

縦型ＦＥＴ１では、ＧａＮ基板１０上に、六方晶のＧａＮ、ＡｌＧａＮを、｛ 0 0 0 1｝面を成長面として、エピタキシャル成長させており、ｎ型ＧａＮキャップ層１８における鉛直な面Ｓ１は、｛ 1-1 0 0｝面（ｍ面）となる。 - 特許庁

Similarly, a source 42SB and a gate 44B of the active layer 42 are connected to a second power supply line 102 on the other N-channel type thin film transistor TRB, and its drain 42D is connected to one end of a resistor element 45B.例文帳に追加

同様に、他方のＮチャネル型薄膜トランジスタＴＲＢでは、能動層４２のソース４２ＳＢとゲート４４Ｂが第２の電源線１０２に接続されており、そのドレイン４２Ｄは抵抗素子４５Ｂの一方の端に接続されている。 - 特許庁

To provide a magnetic recording medium which allows a recording performance to be secured, heat stability of magnetization recorded on a recording layer and S/N ratio to be enhanced and high recording density to be attained, and its manufacturing method and a magnetic storage device.例文帳に追加

記録性能を確保し、記録層に記録された磁化の熱安定性およびＳ／Ｎ比を向上し、高記録密度化を図れる磁気記録媒体およびその製造方法、並びに磁気記憶装置を提供することである。 - 特許庁

The high field layer 6 is formed whose surface side of a polycrystalline silicon 3 formed on the n-type silicon substrate 1 is made to have a porosity by a anode oxidation treatment and thereafter is made to be oxidized by a dilute nitric acid.例文帳に追加

強電界ドリフト層６は、ｎ形シリコン基板１上に形成された多結晶シリコン３の表面側を陽極酸化処理により多孔質化した後、希硝酸によって酸化することにより形成されている。 - 特許庁

The whole semiconductor light-emitting element is made nearly spherical, by using a transparent P-type semiconductor bonding substrate which is nearly semispherical, a transparent N-type semiconductor bonding substrate which is nearly semispherical, and a light-emitting diode layer sandwiched by the substrates.例文帳に追加

半導体発光素子を、ほぼ半球状の透明なｐ型半導体接着基板と、ほぼ半球状の透明なｎ型半導体接着基板と、これらに挟まれた発光ダイオード層と、により全体がほぼ球状のものとする。 - 特許庁

A semiconductor layer 3, made of polycristalline silicon is formed on a substrate 2, and a source area 7 and a drain region 8 constituted of n- semiconductor layers are formed, and a gate insulating film 4 and a gate electrode 5 are formed on a channel part 9.例文帳に追加

基板２上に多結晶シリコンからなる半導体層３が設けられ、ｎ^-半導体層からなるソース領域７およびドレイン領域８が形成され、チャネル部９上にゲート絶縁膜４、ゲート電極５が設けられている。 - 特許庁

By exploiting the phenomenon that the magnetism-attracting substance layer forms another set of N and S poles by the effect of magnetism, magnetic flux is increased to strengthen the attraction between the magnets and stabilize the magnetic attraction.例文帳に追加

且つ磁吸着物質層が磁力を受けてＮ極とＳ極に導磁作用を形成することを利用し、その磁束量を増加させ、これら磁石間の相互の磁吸着及び多層貼り付けの安定度と磁吸着強度を高めた。 - 特許庁

This multilayer mattress (three layers or more) stored in a cloth set cover is so formed that the respective layers are formed of a polyurethane foam covered with ticks and at least a single-layer polyurethane foam is reclaimed polyurethane foam with the hardness of 170 N or more.例文帳に追加

布製セットカバーに収納されている三層以上の多層マットレスであって、各層が側地で被包されたポリウレタンフォームでなり、少なくとも一層のポリウレタンフォームが、硬さが１７０N以上の再生ポリウレタンフォームである。 - 特許庁

An n-type region 8a formed on the main surface of a p-type silicon substrate 16 constitutes one electrode, and through a drift part 6a which is a semiconductor layer made porous, a surface electrode 7 that is the other electrode is arranged.例文帳に追加

ｐ形シリコン基板１６の主表面に設けたｎ形領域８ａを一方の電極とし、多孔質化された半導体層であるドリフト部６ａを介して他方の電極である表面電極７が設けられる。 - 特許庁

To provide a manufacturing method capable of simultaneously forming a p pad electrode 15 and an n electrode 16 in a face-up-type group III nitride semiconductor light-emitting element provided with a transparent electrode comprising ITO on a p-type layer.例文帳に追加

ｐ型層上にＩＴＯからなる透明電極が設けられたフェイスアップ型のIII 族窒化物半導体発光素子において、ｐパッド電極１５とｎ電極１６を同時に形成することができる製造方法の実現。 - 特許庁

A body contact diode region 13 constituting a diode structure where the body contact region 12 and the n-type semiconductor layer 3 form a pn junction, and an MOSFET region 14 where MOSFET structure is formed are also provided.例文帳に追加

ボディコンタクト領域１２とｎ形半導体層３とでｐｎ接合が形成されたダイオード構造を構成するボディコンタクトダイオード領域１３と、ＭＯＳＦＥＴ構造が構成されたＭＯＳＦＥＴ領域１４とを有する。 - 特許庁

The sensor includes an insulating substrate, a metal electrode formed on the insulating substrate, and a sensing layer formed on the metal electrode and containing nanofiber of an oxide semiconductor La_n+1Ni_nO_3n+1 (n=1, 2, 3).例文帳に追加

本発明によるセンサーは、絶縁基板と、前記絶縁基板上に形成されている金属電極と、前記金属電極上に形成されており、酸化物半導体Ｌａ_n+1Ｎｉ_nＯ_3n+1（ｎ＝１、２、３）ナノ繊維を含む感知層とを含む。 - 特許庁

The barrier region 35 is formed in the N-type semiconductor layer 32 so as to surround a periphery of each charge accumulation part 33 and have an opening which makes the respective charge accumulation parts 33 in contact with the P-type silicon substrate 31.例文帳に追加

バリア領域３５は、各電荷蓄積部３３の周囲を個別に囲むとともに各電荷蓄積部３３をＰ型シリコン基板３１に対して接触させる開口部を有するように、Ｎ型半導体層３２中に形成される。 - 特許庁

When this multi-quantum barrier layer is introduced, carriers are effectively restrained from overflowing and the compound semiconductor light-emitting device can be improved in luminous efficacy and durability, even if p/n-type semiconductor layers on both sides are reduced in film thickness and aluminum(Al) compositional ratio.例文帳に追加

この様な多重量子障壁層の導入により、両側のｐ／ｎ型半導体層の膜厚やアルミニウム（Ａｌ）組成比を小さくしても、キャリヤのオーバーフローが効果的に抑制され、発光効率と耐久性が向上する。 - 特許庁

For example, accumulation electrodes 17a, 17b, 17c, etc. and barrier electrodes 21a, 21b, etc. are formed in the same layer on an n-type region 13 formed on the surface of a p-type Si substrate 11 with a gate oxide film 15 in between.例文帳に追加

たとえば、ｐ型Ｓｉ基板１１の表面部に形成されたｎ型領域１３上に、ゲート酸化膜１５を介して、蓄積電極１７ａ，１７ｂ，１７ｃ，〜とバリア電極２１ａ，２１ｂ，〜とを、同一層により形成する。 - 特許庁

Thus, the range includes all the inspecting marks to the N layer.例文帳に追加

径Ｌの第１の検査マーク１４と位置合わせ精度ａに対して、径（２ａ＋Ｌ）の第２の検査マーク２２、径（４ａ＋Ｌ）の第３の検査マーク３２、Ｎ層まで積層する場合は径（２Ｎａ＋Ｌ）をモニター範囲とすることで、その範囲が、Ｎ層までの検査マークを全て包含する。 - 特許庁

The integrated circuit device has pad rows 220, 222 in which a plurality of pads 200A, 200B are arranged, and a plurality of electrostatic discharge protection elements D1, D2 arranged in the lower layer of the pad row and connected respectively to the each pad of the pad row of the row N.例文帳に追加

複数のパッド２００Ａ，２００Ｂを配列したパッド列２２０，２２２と、パッド列の下層に配置され、Ｎ列のパッド列の各々のパッドにそれぞれ接続された複数の静電気保護素子Ｄ１，Ｄ２とを有する。 - 特許庁

The concentration of an N-type intrinsic base diffusion area 23 adjoining to the emitter diffusion area 23 of an L-PNP transistor is made higher than that of a base buried layer 3B adjoining to the collector diffusion area 16B of an L-PNP bipolar transistor.例文帳に追加

Ｌ−ＰＮＰトランジスタのエミッタ拡散領域２３に隣接するＮ型真性ベース拡散領域２２の濃度を、Ｌ−ＰＮＰバイポーラトランジスタのコレクタ拡散領域１６Ｂに隣接するベース埋め込み層３Ｂの濃度より高くする。 - 特許庁

Each of the capacitors at both ends of the active region 40 has an impurity diffusion layer in the inner wall of the isolation trench 2 (the side wall of the active region 40) as the storage electrode, and the N type conductive film 4n in the isolation trench 2 as the cell plate electrode.例文帳に追加

活性領域４０の両端のキャパシタは、分離トレンチ２の内壁（活性領域４０の側壁）の不純物拡散層をストレージ電極とし、分離トレンチ２内のＮ型導電性膜４ｎをセルプレート電極とする。 - 特許庁

The reflection layer 3 contains 1 to 10 atom% at least one element of Si, Ti, Mg, Mn, P, S and O, contains 0.3 to 10 atom% N, or contains 0.2 to 10 atom% O.例文帳に追加

そして、反射層３は、Ｓｉ、Ｔｉ、Ｍｇ、Ｍｎ、Ｐ、Ｓ、Ｃのうちの少なくとも１つの元素を１〜１０ａｔｏｍ％含有するか、Ｎを０．３〜１０ａｔｏｍ％含有するか、または、Ｏを０．２〜１０ａｔｏｍ％含有する。 - 特許庁

To provide a magnetoresistance effect element, a magnetoresistance effect head, a magnetoresistance conversion system and a magnetic recording system wherein sense current is prevented from flowing in a vertical bias layer, noises in a regenerating wave is little, and S/N ratio and bit error rate are superior.例文帳に追加

センス電流が縦バイアス層に流れることを防止し、再生波形のノイズが少なく、（Ｓ／Ｎ）比及びビットエラーレートが良好な磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気抵抗変換システム及び磁気記録システムを提供する。 - 特許庁

With this constitution, and elongation of a depletion layer in a glass junction plane of the n-type substrate 1 can be reduced, when a reverse-bias voltage is applied and dangling bonds can be reduced, so that dielectric strength can be improved, and further, a leakage current can be reduced.例文帳に追加

これによって、逆バイアス印加時にｎ型基板１のガラス接合面の空乏層の伸びを減少させることで、ダングリングボンドの低減が可能となり、高耐圧でかつリーク電流の低減を図ることができる。 - 特許庁

To provide a magnetoresistive element, a magnetoresistive head, a magnetoresistive conversion system, and a magnetic recording system, wherein a sense current is prevented from flowing to a vertical bias layer, noise is little in a reproduction waveform, and an S/N ratio and a bit error rate are execellent.例文帳に追加

センス電流が縦バイアス層に流れることを防止し、再生波形のノイズが少なく、（Ｓ／Ｎ）比及びビットエラーレートが良好な磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気抵抗変換システム及び磁気記録システムを提供する。 - 特許庁

In the transfer material for injection molding in-mold decorating, a stretching degree is not less than 13% in area ratio, and the initial peeling weight at the time of peeling of a base material sheet from the transfer layer is 29.4-294×10-3 N/one inch width.例文帳に追加

射出成形同時加飾用転写材において、延伸度が面積比１３０％以上であり、転写層より基材シートを剥離する際の初期剥離重さが、１インチ幅あたり２９.４〜２９４×１０^−３Ｎである。 - 特許庁

In a fixing position, a fixing pressure is applied between a fixing roll 81 and an optical disk D, and an elastic layer 81b of the fixing roll 81 is elastically deformed to give a prescribed nip width N between the fixing roll 81 and the optical disk D.例文帳に追加

定着位置では、定着ローラ８１と光ディスクＤとの間に定着圧力が掛かり、定着ローラ８１の弾性層８１ｂが弾性変形して、光ディスクＤとの間に所定のニップ幅Ｎを持たせることができる。 - 特許庁

Breakdown voltage can be enhanced by forming a heavily doped P type guard ring region 5 having a depth of 2 μm and an impurity concentration of 1×10^16/cm^3-6×10^17/cm^3 in a lightly doped N type epitaxial layer 2.例文帳に追加

低濃度Ｎ型エピタキシャル層２に、深さ２μｍ、不純物濃度１×１０^16／ｃｍ^3〜６×１０^17／ｃｍ^3程度の高濃度Ｐ型ガードリング領域５を形成することにより、耐圧を高くすることが可能となる。 - 特許庁

After a surface of an N-type epitaxial layer 12 of a wafer 20 is covered with a first oxide film 13 and a formation region of a vertical hole 16 is removed, the vertical hole 16 is formed by RIE by using the first oxide film 13 as a mask.例文帳に追加

ウエハ２０のＮ型エピタキシャル層１２表面を第１酸化膜１３で被覆し、垂直穴１６形成領域を除去した後、第１酸化膜１３をマスクとしてＲＩＥにより垂直穴１６を形成する。 - 特許庁

As a gate region is formed of an N+ diffusion layer 11 located under a channel region 14, the surface of the channel region 14 is restrained from increasing in surface roughness by a flattening process, and a thin film transistor is restrained from deteriorating in driving capacity.例文帳に追加

ゲート領域が、チャネル領域４の下にあるｎ^+ 拡散層１１によって形成されているので、平坦化プロセスによってチャネル領域１４の表面粗さが大きくならず、薄膜トランジスタの駆動能力の低下を抑制する。 - 特許庁

The temperature monitoring wafer 10 is manufactured in which a high concentration n-type epitaxial growth layer 12 is formed on a p-type silicon substrate 11, and the coating by the coating film is conducted in order to prevent diffusion of the water as a whole to the external side of impurity.例文帳に追加

Ｐ型シリコン基板１１上に高濃度のＮ型エピタキシャル成長層１２が形成されており、ウェーハ全体が不純物の外方への拡散を阻止するコーティング膜でコーティングされている温度モニタウェーハ１０を作成する。 - 特許庁

To provide a semiconductor device capable of improving the withstand voltage of the semiconductor device using an oxidizing method properly according to whether a withstand voltage layer of the semiconductor device is p^-type or n^-type and its manufacturing method.例文帳に追加

半導体装置の耐圧層がｐ^-型かｎ^-型であるかによって酸化方法を使い分けることにより、半導体装置の耐圧を向上させることができる半導体装置および該装置に用いる製法を提供する。 - 特許庁

A first MIS transistor formed in the first region (PMOS) in an n-type semiconductor region (101) comprises a first gate insulating film (103), a first gate electrode (104), first extension diffusion layers (106), and a first fluorine diffusion layer (108).例文帳に追加

ｎ型半導体領域(101)における第１の領域(PMOS)に形成された第１のＭＩＳ型トランジスタは、第１のゲート絶縁膜(103)と、第１のゲート電極(104)と、第１のエクステンション拡散層(106)と、第１のフッ素拡散層(108)とを備える。 - 特許庁

When the nitride semiconductor light emitting diode 10 is viewed from the upper surface, outline of the nitride semiconductor layer N does not have a linear portion which makes an angle in the range of 80-100° with the longitudinal direction of the protrusion/recess structure.例文帳に追加

この窒化物半導体発光ダイオード素子１０を上面視したとき、窒化物半導体層Ｎの外郭線は、前記凹凸構造の長手方向との間で８０度〜１００度の範囲内の角度をなす直線部分を有していない。 - 特許庁

This solid-state imaging element is provided with each pixel 4 having: a P-type epitaxial growth layer 51; a P-type well 52 arranged on that; and an N-type charge accumulation part 53 arranged on the well 52 for accumulating photoelectrically converted charge.例文帳に追加

固体撮像素子は、Ｐ型エピタキシャル成長層５１と、その上に配置されたＰ型ウエル５２と、ウエル５２に配置され光電変換された電荷を蓄積するＮ型電荷蓄積部５３を有する各画素４と、備える。 - 特許庁

Namely, when a managing value of the whole plate thickness of the cavity unit 50 is A, if the whole plate thickness is managed so as to satisfy A≥B+(N-1)×C, it is possible that such the adhesive layer that has a thickness smaller than the set value C does not exist.例文帳に追加

つまり、キャビティユニット５０の総板厚の管理値をＡとした場合に、Ａ≧Ｂ＋（Ｎ−１）×Ｃを満たすように総板厚を管理すれば、設定値Ｃよりも小さい厚さの接着層が存在しないようにすることができる。 - 特許庁

The silicide layer 17 is provided at the total region of a source region S1 and the n^+ region BC1, that of the drain regions D1, D2, that of the source region S2 and the p^+ region BC2, and on the gate electrode 15.例文帳に追加

シリサイド層１７は、ソース領域Ｓ１とＮ^＋領域ＢＣ１の総合領域、ドレイン領域Ｄ１，Ｄ２の総合領域、ソース領域Ｓ２とＰ^＋領域ＢＣ２の総合領域、及びゲート電極１５上に設けられる。 - 特許庁

The P-N rectifying junction includes a base region of first conductivity type (e.g., P-type) provided in the substrate and a semiconductor layer of second conductivity type extending between the base region and the light collecting surface.例文帳に追加

前記Ｐ−Ｎ整流接合は、前記基板に提供される第１導電型（例えば、Ｐ型）のベース領域及び前記ベース領域と前記光受容表面との間に延長される第２導電型の半導体層を含む。 - 特許庁

Consequently, portions where voltage dependency of the width of a depletion layer are high and low, respectively, can be provided at the pn junction of the constant voltage diode formed of the p^++-type semiconductor region 3 and the n-type semiconductor region 2.例文帳に追加

これにより、ｐ^＋＋型半導体領域３とｎ型半導体領域２とで形成される定電圧ダイオードのｐｎ接合部に空乏層幅の電圧依存性が大きい箇所と少ない箇所とを設けることができる。 - 特許庁