「Read Write Memory」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

This frame rate converter 1 is provided with a memory 30 for storing a plurality of frames of inputted images and controls a frame to write an inputted frame and a frame read by a CPU 60 corresponding to a frame read request state by the CPU 60.例文帳に追加

フレームレート変換装置１は、入力された画像を複数フレーム記憶するメモリ３０を備え、ＣＰＵ６０によるフレームの読み出し要求状態に応じて、入力されたフレームを書き込むフレームおよびＣＰＵ６０によって読み出されるフレームを制御する。 - 特許庁

A multiplexer 8 selects a decoding signal XnDm of an external address side or a decoding signal XnRm of a refresh address side so that refresh operation and Read/Write operation are performed continuously in one memory cycle based on an external address transmitting signal EXTR and a refresh address transmitting signal RFTR, and outputs it as a decoding signal XnMm.例文帳に追加

マルチプレクサ８は、外部アドレス伝達信号ＥＸＴＲ及びリフレッシュアドレス伝達信号ＲＦＴＲに基づき、１メモリサイクル中にリフレッシュ動作とRead/Write動作が連続して行われるように、外部アドレス側のデコード信号ＸｎＤｍまたはリフレッシュアドレス側のデコード信号ＸｎＲｍを選択してデコード信号ＸｎＭｍとして出力する。 - 特許庁

Concerning the DMA transfer control system, in which data are transferred between a peripheral device 14 and a main memory 3 by a DMA device 1 provided with a read controller 6, a write controller 7 and a FIFO 9, the amount of data stored in the said FIFO 9 is monitored and a transfer mode and write/read timing the determined on the basis of this data amount.例文帳に追加

読出し制御装置６と書込み制御装置７とＦＩＦＯ９とを備えたＤＭＡ装置１で周辺装置１４とメインメモリ３間のデータの転送を行うＤＭＡ転送制御方式であって、前記ＦＩＦＯ９に蓄積されているデータ量を監視し、このデータ量に基づいて転送モード及び書込み・読出しのタイミングを決定する。 - 特許庁

The line buffer controller 16 performs control so as to write odd-numbered pixel data in pixel data, which are outputted from the page memory 14, into the odd line buffer 18, simultaneously, to read even- numbered pixel data written in the even line buffer 20, to read the pixel data out of the odd line buffer 18 and simultaneously to write the even-numbered pixel data in the even line buffer 20.例文帳に追加

ラインバッファコントローラ１６は、ページメモリ１４から出力される画素データのうち、Ｏｄｄラインバッファ１８に奇数画素データを書き込むと同時にＥｖｅｎラインバッファ２０に書き込まれた偶数画素データを読み出し、Ｏｄｄラインバッファ１８から画素データを読み出すと同時にＥｖｅｎラインバッファ２０に偶数画素データを書き込むように制御する。 - 特許庁

In a non-volatile semiconductor memory 10 which can write, erase, and read information electrically, deterioration of a memory cell 11 is detected by comparing a erasing time Te required to erase information of the memory cell 11 with a reference erasing time Ti stored previously in a reference erasing time memory 15, and progress of deterioration is suppressed.例文帳に追加

本発明は、電気的に情報の書き込み、消去、読み出しが可能な不揮発性半導体記憶装置１０において、メモリセル１１の情報消去に要した消去時間Ｔ_eと、予め基準消去時間メモリ１５に記憶された基準消去時間Ｔ_iとを比較することでメモリセル１１の劣化を検出し、該劣化の進行を抑制する構成である。 - 特許庁

To provide a mapping algorithm for efficient access to a flash memory, wherein block state information that is changed, through logical operations required by a processor is written in the flash memory, according to a predetermined state transition algorithm and the changed information is referred to upon read/write operations in a flash memory, a mapping control apparatus and a method for the flash memory.例文帳に追加

フラッシュメモリ、そのためのマッピング制御装置及び方法に関し、プロセッサから要求される論理演算により変更されるブロックの状態情報を、所定の状態遷移アルゴリズムにより、フラッシュメモリに書き込み、書き込み／読み出し演算の際に参照させる効率的なフラッシュメモリアクセスのためのマッピングアルゴリズムを提供すること。 - 特許庁

In a semiconductor integrated circuit device, a data signal DO is read from the selected memory cell MC while maintaining the word line WL corresponding to the selected memory cell MC at an "H" level during an RMW operation, a data signal read from a register 4 is added to the data signal DO to generate a write data signal DI, and the data signal DI is written in the selected memory cell MC.例文帳に追加

この半導体集積回路装置では、ＲＭＷ動作時に、選択メモリセルＭＣに対応するワード線ＷＬを「Ｈ」レベルに維持したまま、選択メモリセルＭＣからデータ信号ＤＯを読み出し、そのデータ信号ＤＯにレジスタ４から読み出したデータ信号を加算して書込データ信号ＤＩを生成し、そのデータ信号ＤＩを選択メモリセルＭＣに書き込む。 - 特許庁

When the substrate 210b after replacement is discriminated based on the substrate discrimination flag H, a substrate information read/write section 284 reads the seed A associated with the device serial N stored in the nonvolatile memory 212 from the external storage 260 and updates the information in the nonvolatile memory 212 using the read seed A and updates the substrate discrimination flag H in the nonvolatile memory 212.例文帳に追加

基板情報読出／書込部２８４は、基板判別フラグＨをもとに交換後の基板２１０ｂが判別されたとき、外部記憶装置２６０から不揮発性メモリ２１２に記憶された機器シリアルＮに関連付けられたシードＡを読み出し、不揮発性メモリ２１２の内容を読み出したシードＡで更新するとともに、不揮発性メモリ２１２の基板判別フラグＨを更新する。 - 特許庁

Column lines BL0-BLn are connected with a read amplifier 3, and to read a data signal DA from a selected memory cell MC3 via the column line BL2 connected with the selected memory cell MC3, or to write the data signal DA in the sel.ected memory cell MC3, row lines WL0-WLm can be connected to a selection signal terminal GND.例文帳に追加

列ラインＢＬ０〜ＢＬｎは読み出し増幅器３と接続されており、選択されたメモリセルＭＣ３と接続された列ラインＢＬ２を介して、その選択されたメモリセルＭＣ３からデータ信号ＤＡを読み出すために、またはその選択されたメモリセルＭＣ３へデータ信号ＤＡを書き込むため、行ラインＷＬ０〜ＷＬｍはそれぞれ選択信号用端子ＧＮＤと接続可能である。 - 特許庁

This communication between partitions comprises permitting each of two partitions to read from each accessible memory area of the other of the two partitions, but not to write in each accessible memory area, and holding a pointer indicating the position to which that partition has read the accessible address area of the other partition in each memory area thereof.例文帳に追加

本発明は、パーティション間の通信は、２つのパーティションのそれぞれが、２つのパーティションの他方の各アクセス可能なメモリ領域から読み出すことを許可するが、各アクセス可能なメモリ領域に書き込むことを許可しないこと、およびそのパーティションが他方のパーティションのアクセス可能なアドレス領域を読み出した位置を示すポインタをそれらのメモリ領域のそれぞれに保持することを含む。 - 特許庁

In the case of detecting that a write address signal coincides with a read address signal in a determination range state, the address value of the write address signal is stored, writing to a memory is stopped, thereby outputting a video signal without mixing new and old frames.例文帳に追加

判定範囲状態のときに書き込みアドレス信号と読み出しアドレス信号とが一致することを検出した場合、書き込みアドレス信号のアドレス値を保持して、メモリへの書き込みを停止することにより、新旧フレームを混在させることなく、映像信号を出力する。 - 特許庁

The semiconductor device has a non-volatile memory cell including a write transistor which includes an oxide semiconductor and has small leakage current in an off state between a source and a drain, a read transistor including a semiconductor material different from that of the write transistor, and a capacitor.例文帳に追加

酸化物半導体を用い、オフ状態でのソースとドレイン間のリーク電流（オフ電流）が少ない書き込み用トランジスタ、該書き込み用トランジスタと異なる半導体材料を用いた読み出し用トランジスタ及び容量素子を含む不揮発性のメモリセルを有する半導体装置を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device with high reliability and sufficient performance in write/erasure, read and storage by suppressing threshold voltage variations due to electric charge detrap in an electric charge holding state after write/erasure even at a reduced drive voltage.例文帳に追加

駆動電圧を低下させても、書き込み／消去動作後の電荷保持状態での電荷デトラップによる閾値電圧変動を抑制させることによって書き込み／消去、読み出し、および記憶保持において十分な性能を有し信頼性の高い不揮発性半導体メモリ装置を提供すること。 - 特許庁

The data storing circuit comprises first and second sub-data circuits 20, 21 for storing first and second sub-data, detects the write state of a selected memory cell and the logic level of a read signal on a transfer line decided from the second and first sub-data, and changes the first and second sub-data so as to control write when write is sufficient.例文帳に追加

データ記憶回路は、第１、第２のサブデータを記憶する第１、第２のサブデータ回路２０、２１を含み、選択されたメモリセルの書き込み状態と第２、第１のサブデータから決まる転送線上の読み出し信号の論理レベルを検出し、選択されたメモリセルの書き込みが十分であると書き込みを抑制するように第１、第２のサブデータを変更する。 - 特許庁

Writing to the memory cell is performed by: supplying potential to a node, at which a source electrode of the write transistor, one of electrodes of the capacitative element, and a gate electrode of the read transistor are electrically connected, by turning on the write transistor; and then making the node retain a predetermined amount of electric charge by turning off the write transistor.例文帳に追加

メモリセルへの書き込みは、書き込み用トランジスタをオン状態として、書き込み用トランジスタのソース電極と、容量素子の電極の一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタをオフ状態として、ノードに所定量の電荷を保持させることで行う。 - 特許庁

To provide memory architecture achieving read or write from the outside of an integrated circuit can be performed, or data transfer between unconcerned DRAM sub-arrays while transferring or reading data from a memory cell specified with the same address to a second DRAM subarray.例文帳に追加

同じアドレス指定されたメモリセルからのデータを第２のＤＲＡＭサブアレイへ転送または読出しつつ、集積回路外部からの読出または書込を可能にし、もしくは、無関係のＤＲＡＭサブアレイ同士間でデータを転送することが可能なメモリアーキテクチャを提供する。 - 特許庁

In a memory device having plural segments SGM comprising plural memory cells MC, a common data bus provided commonly for plural segments is arranged being divided into a common data bus rcdb#z being exclusive for read-out and a common data bus wedb#z being exclusive for write-in.例文帳に追加

本発明によれば、複数のメモリセルＭＣを含む複数のセグメントＳＧＭを有するメモリデバイスにおいて、複数のセグメントに共通に設けられる共通データバスを、読み出し専用の共通データバスrcdb#zと書込専用の共通データバスwcdb#zとに分けて配置する。 - 特許庁

To provide memory architecture in which read-out or write-in from the outside of an integrated circuit can be performed by transferring or reading out data from a memory cell specified with the same address to a second DRAM subarray, or the transferring of data between unconcerned DRAM sub-arrays can be performed.例文帳に追加

同じアドレス指定されたメモリセルからのデータを第２のＤＲＡＭサブアレイへ転送または読出しつつ、集積回路外部からの読出または書込を可能にし、もしくは、無関係のＤＲＡＭサブアレイ同士間でデータを転送することが可能なメモリアーキテクチャを提供する。 - 特許庁

During the transfer of a predetermined burst number of data using the memory 12, the address comparison part 14 compares a Read address and a Write address of the memory 12 and sends a comparison result status signal (for example, FIFODREQ signal) to the PCI side control part 11.例文帳に追加

アドレス比較部１４は、メモリ１２を用いて所定バースト数のデータを転送中に、メモリ１２のＲｅａｄアドレスとＷｒｉｔｅアドレスとを比較し、比較結果のステータス信号（ＦＩＦＯＤＲＥＱ信号で例示）をＰＣＩ側制御部１１に送出する。 - 特許庁

A method for writing and reading information to/from the memory cell includes: switching a magnetization direction of the memory layer to write data into the memory layer during write operation; aligning magnetization direction of the sense layer to a first aligned magnetization direction during read operation; and comparing the write data with the first aligned magnetization direction by measuring a first resistance value of the magnetic tunnel junction.例文帳に追加

本開示はまた、メモリセルに書き込み、かつ読み出すための方法であって、書き込み動作中に、データを前記記憶層に書き込むために前記記憶層の磁化方向を切り替えることと、読み出し動作中に、前記センス層の磁化方向を第１の配向される磁化方向に配向することと、前記磁気トンネル接合部の第１の抵抗値を測定することによって、前記書き込みデータを前記第１の配向された磁化方向と比較することと、を含む方法に関する。 - 特許庁

To provide a printer capable of executing rotational transformation processing of image data without increasing the capacity of a virtual page memory data retaining buffer in the printer provided with a virtual page memory storing the image data and the virtual page memory data retaining buffer for temporarily storing data for read and write in a storage device.例文帳に追加

イメージデータを記憶する仮想ページメモリと、記憶装置に読み書きするデータを一時的に蓄える仮想ページメモリデータ保存バッファとを備えた印刷装置において、仮想ページメモリデータ保存バッファの容量を増やさずにイメージデータの回転変換処理を行うことの可能な印刷装置を提供することにある。 - 特許庁

Further, a switch 16 is inserted between the memory array 12 and a power source circuit 22, at the time of write-in, power source voltage is supplied to the memory arrays 12, 21 from the power source circuits 13, 22 respectively, at the time of read-out, power source voltage is supplied to the memory arrays 12, 21 from the power source circuit 22.例文帳に追加

さらに、メモリアレイ１２と電源回路２２との間にスイッチ１６を挿入し、書き込み時には、メモリアレイ１２、２１がそれぞれ電源回路１３、２２から電源電圧の供給を受け、読出し時には、メモリアレイ１２、１３共に、電源回路２２から電源電圧の供給を受けるよう構成する。 - 特許庁

Further, refreshment operation is performed in an one side of internal operation cycle IOC2 in an external operation cycle EOC, as the other side of the internal operation cycle IOC1 is utilized for operation responding to a command from the memory controller, the memory controller can supply a command such as read-out, write-in, and the like without considering refreshment timing of the memory circuit.例文帳に追加

更に、リフレッシュ動作は、外部動作サイクルEOC内の一方の内部動作サイクルIOC2で行われ、他方の内部動作サイクルIOC1はメモリコントローラからのコマンドに応答する動作に利用されるので、メモリコントローラは、メモリ回路のリフレッシュタイミングを考慮することなく、読み出しや書き込み等のコマンドを供給することができる。 - 特許庁

The memory interface unit 22 comprising: an input unit 24 for adding header data 41 to a head of a fixed-length input data block 31 so as to write the data in a memory 21; and an output unit 25 for reading the data from the memory 21, and outputting the data read after the header data 41 as output data 48 is provided.例文帳に追加

メモリ２１に対して、固定長の入力データブロック３１の先頭にヘッダデータ４１を付加して書き込むための入力ユニット２４と、メモリ２１からデータを読み出し、ヘッダデータ４１に続いて読み出したデータを出力データ４８として出力するための出力ユニット２５とを有するメモリインターフェイスユニット２２を提供する。 - 特許庁

Therefore, a predetermined number of unit cells are separated into one memory group, and the same data are stored in each memory group at a write mode, At a read mode, the cell data of the selected memory group are compared, the same data are identified as effective data to improve yield of the RFID system.例文帳に追加

このため、一定数の単位セルを１つのメモリグループに分離して書込みモードでメモリグループ別に同一のデータを格納したあと、読出しモードで選択された前記メモリグループのセルデータを比較し、同一のデータを有効データに判断してＲＦＩＤ装置の収率を向上させることを特徴とする。 - 特許庁

In the traffic monitoring device for carrying out analysis/ tabulation processing by storing a plurality of traffic statistic data on the POS or LAN interface in a memory block 2, a CPU executes access through a controller 3 to the memory block and between the controller and the memory block, the traffic monitoring device has a periodical write/read cycle.例文帳に追加

POS又はLANインタフェースにおけるトラフィックの複数の統計データをメモリブロック２に蓄積して解析・集計処理を実行するトラフィックモニタ装置において、前記メモリブロックに対して、CPUはコントローラ３を介してアクセスを実行する構成とし、前記コントローラとメモリブロック間では、定期的なライト／リードサイクルを有するトラフィックモニタ装置。 - 特許庁

To obtain a non-volatile memory circuit in which write-in voltage is low, data can be read out at high speed and surely even if difference of threshold values between an enhancement state and a depression state of a non-volatile memory element is small, and rewriting can be performed many times, in a non-volatile memory circuit of FLOTOX type.例文帳に追加

ＦＬＯＴＯＸ型の不揮発記憶回路において、書き込み電圧が低く、不揮発性メモリ素子のエンハンスメント状態とデプレッション状態のしきい値の差が小さくても、データを高速かつ確実に読み出すことができ、また書き換え可能な回数の多い不揮発性記憶回路を得ること。 - 特許庁

When fitting of an external memory 20 is detected, the information processor 10 decides whether it is in a read mode capable of reading a file out of the information processor 10 and writing it to the external memory 20 or it is in a write mode capable of reading the file out of the external memory 20 and writing it to the information processor 10.例文帳に追加

外部メモリ２０の装着が検知されると、情報処理装置１０からファイルを読み出して外部メモリ２０に書き込むことのできる読取モードであるか、外部メモリ２０からファイルを読み出し、情報処理装置１０に書き込むことのできる書込モードであるかを、情報処理装置１０は判断する。 - 特許庁

In the case where simultaneous reading and writing operations are performed to the same row address, the start of a writing operation is delayed until the reading operation is completed by inputting a read word line pulse signal RP which is to be outputted from a read control circuit 116a for the purpose of memory access to a write control circuit 106a based on the read enable signal nre and a read clock signal clkr of external inputs.例文帳に追加

同一ロウアドレスに対して同時にリードライト動作が行われる場合は、外部入力のリードイネーブル信号ｎｒｅ、リードクロック信号ｃｌｋｒに基づいて、リード制御回路１１６ａがメモリアクセスのために出力するリードワード線パルス信号ＲＰをライト制御回路１０６ａに入力し、リード動作の終了までライト動作開始を遅延させる。 - 特許庁

A SDRAM 10 has a timing controller 1, a row address decoder 2, a column address decoder 3, a memory cell array 4, a read/write controller 5, I/O buffers 60, 690, 6180, 6270, and I/O terminals 70, 790, 7180, 7270.例文帳に追加

ＳＤＲＡＭ１０は，タイミングコントローラ１，ロウアドレスデコーダ２，カラムアドレスデコーダ３，メモリセルアレイ４，リード／ライトコントローラ５，Ｉ／Ｏバッファ６_０，６_９０，６_１８０，６_２７０，およびＩ／Ｏ端子７_０，７_９０，７_１８０，７_２７０を有する。 - 特許庁

The information storage medium has an antenna coil and an IC chip having a memory, the information write means includes a transmit antenna and a data transmitter, and the information read means has a transmit/receive antenna and a data transmitter/receiver.例文帳に追加

情報記憶媒体がアンテナコイルとメモリを備えたＩＣチップとを有し、情報書込み手段が送信アンテナとデータ送信装置とを備え、情報読取り手段が送受信アンテナとデータ送受信装置とを備える。 - 特許庁

To prevent reading data processing from becoming uncertain which is to be generated when the load of write-in bit lines is placed on read-out bit lines at the time of performing simultaneous reading and writing operations to the same row address in a memory having a plurality of ports.例文帳に追加

複数のポートを有するメモリにおける同一ロウアドレスに対する、同時リードライト動作時に、読出しビット線へ書込みビット線の負荷が上乗せされることによりデータ処理が不確実になることを防ぐ。 - 特許庁

To provide a non-volatile semiconductor memory in which quick access can be performed at the time of read-out and write-in preventing that data is disturbed in a cell of a non-selection sector at the time of programming in a selection cell or the time of erasure.例文帳に追加

選択セルでのプログラム又は消去時に非選択セクタのセルにてデータがディスターブされることを回避しながら、読み出し・書き込み時に高速アクセス可能な不揮発性半導体記憶装置を提供する。 - 特許庁

In this case, since the number of times of data read from and write of data to a memory is less than the case when accessing is made to the transmission buffer section 105 or the like for rewriting data, a time required for rewrite processing can be shortened.例文帳に追加

この場合、送信バッファ部１０５等にアクセスして書き換えを行う場合と比べ、メモリからのデータ読み出し／メモリへのデータ書き込みの回数が少なくてすむので、書き換え処理にかかる時間を短縮できる。 - 特許庁

Such a free core system is obtained that the read-out of data can be performed for the memory cell in a core being not selected while the write-in/erasion of data is performed for the core selected by the core selecting means.例文帳に追加

コア選択手段により選択されたコアに対してデータ書込み／消去を行っている間に、選択されていないコア内のメモリセルに対してデータ読出しを可能とするフリーコア方式を実現した。 - 特許庁

A power supply control circuit (PCK0-PCKn) is provided corresponding to a memory cell array, and the voltage level of a cell source line (VDM, VSM) is set according to an access mode during the parallel execution of the read access and the write access.例文帳に追加

メモリセル列に対応して電源制御回路（ＰＣＫ０−ＰＣＫｎ）を設け、各列単位で、リードアクセスとライトアクセスの並行実行時のアクセス態様に応じてセルソース線（ＶＤＭ，ＶＳＭ）の電圧レベルを設定する。 - 特許庁

A write frame management part 17 manages frames written to the phase adjustment memory 16 by the VC-3's to generate a read ready signal for frames where all the VC-3' constituting the virtual concatenation are written.例文帳に追加

書込みフレーム管理部１７は位相調整メモリ１６に書込まれたフレームをＶＣ−３単位に管理し、バーチャルコンカチネーションを構成するすべてのＶＣ−３が書込まれたフレームについて読出し許可を生成する。 - 特許庁

This semiconductor memory device has two pre-charge circuits 413, 414 positioned at both ends of a pair of global input/output lines, the two pre-charge circuits are selectively operated by read-out and write-in operation.例文帳に追加

本半導体メモリ素子は、グローバル入出力ライン対の両端に位置された二つのプリチャージ回路４１３，４１４を有し、二つのプリチャージ回路は、読み出し及び書き込み動作によって選択的に作動する。 - 特許庁

Connection interfaces with different standards are connected with a USB interface of the computer through one conversion adaptor to perform read/write to the memory module 20 via the microcontrol unit 10 by the computer.例文帳に追加

異なった規格を持った接続インターフェースは、コンピュータがマイクロコントロールユニット１０を介してメモリーモジュール２０に対して読み書きを行うために、一つの変換アダプタを通してコンピュータのＵＳＢインターフェースと接続する。 - 特許庁

To provide a semiconductor memory device and its storage data write/read method in which reliability of a system can be improved by holding only normal data without holding abnormal data to which initial setting data is changed.例文帳に追加

初期設定データから変化した異常なデータを保持せず、正常なデータのみ保持し、システムの信頼性を向上することができる半導体記憶装置およびその記憶データ書き込み・読み出し方法を提供する。 - 特許庁

The input/output test circuit 150 transmits the data of the write data lines WDA to WDd directly to the read data line RDA to RDd without through memory cell arrays in response to an input/output circuit test signal TST.例文帳に追加

入出力テスト回路１５０は、入出力回路テスト信号ＴＳＴに応答して、ライトデータ線ＷＤａ〜ＷＤｄのデータを、メモリセルアレイを介さずにリードデータ線ＲＤａ〜ＲＤｄに直接転送する。 - 特許庁

To generate an expected value required at the time of write-in test of byte mask for a memory in which a burst address in generated and in/from which parallel pattern data columns given externally to this burst address can be written and read out.例文帳に追加

メモリの内部でバーストアドレスを発生し、このバーストアドレスに外部から与えた並列パターンデータ列を書き込み、読み出すことができるメモリに対し、バイトマスク書き込み試験時に必要とする期待値を発生させる。 - 特許庁

To provide a non-volatile semiconductor memory that a time required for inputting or outputting data can be shortened when continuous write-in or continuous read-out of page data having plural pages is performed.例文帳に追加

複数ページのページデータの連続書き込みまたは連続読み出しを行う場合に、データ入力またはデータ出力に要する時間の短縮を図ることができる不揮発性半導体記憶装置を提供する。 - 特許庁

When line buffers 17, which hold data read from a memory section 7, do not exist in a plural line buffer section 8, data held in any one of the buffers 17 are copied and the data are temporarily retracted in write back buffers 18.例文帳に追加

複数ラインバッファ部８内にメモリ部７から読み出したデータを保持するラインバッファ１７がない場合、いずれかのラインバッファ１７に保持されているデータをコピーしてライトバックバッファ１８に一時的に退避させる。 - 特許庁

To provide a packet data processor capable of eliminating the overhead for read/write processing to/from a memory by the processor, thereby executing a packet processing at a high-speed and to provided a packet repeater using the processor.例文帳に追加

本発明は、プロセッサによるメモリヘの読み出し／書き込み処理のオーバヘッドを解消でき、高速なパケット処理が可能なパケットデータ処理装置及びそれを用いたパケット中継装置を提供することを目的とする。 - 特許庁