「Read Write Memory」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

To reduce the overhead when network equipment equipped with a large-capacity memory, such as an SDRAM, which is large in overhead of control and has a burst read/write mode, to temporarily store a frame processes a short frame.例文帳に追加

ＳＤＲＡＭなどの制御のオーバーヘッドが大きくバースト読み出し／書き込みモードを有する大容量メモリをフレームの一時格納用に備えるネットワーク機器において、短いフレームを処理するときのオーバーヘッドを低減する。 - 特許庁

The flash memory test cells can be made to serve as a "canary in a coal mine" by being made more sensitive than the standard cells by using experimentally determined sensitive write V_T and variable read V_T.例文帳に追加

フラッシュメモリテストセルは、実験的に決定される感度の高い書き込みＶ_Ｔと、可変読み込みＶ_Ｔを使用して標準的なセルより高感度にすることにより、「炭鉱のカナリア」の役割を果たすようにすることができる。 - 特許庁

An e-mail instruction executing part 14 included in a memory access part 11 of the control part 2 executes read/write processing of memories 3 and 23 of the PLC 20 and the communication module 1 on the basis of information included in an accessed e-mail.例文帳に追加

制御部２のメモリアクセス部１１に含まれる電子メール指示実行部１４は、アクセスされた電子メールに含まれる情報に基づいて、ＰＬＣ２０や通信モジュール１のメモリ３，２３の読み書き処理を実行する。 - 特許庁

Then a 2nd storage medium write means writes a file read from a file read means of the 1st storage medium to a large capacity recording medium 8 and a file attribute revision means of the 1st storage medium revises an attribute of the file in the memory card 7 into an erasable attribute.例文帳に追加

そして、第２記憶メディア書き込み手段は、第１記憶メディアのファイル読み出し手段から読み出されたファイルを大容量記録媒体８に書き込み、また、第１記憶メディアのファイル属性変更手段は、メモリカード７内における当該ファイルの属性を消去可能属性に変更する。 - 特許庁

Then only the parts supplying means 10 corresponding to the extracted identification numbers are successively positioned so that the means 10 may be faced oppositely to a read/ write head 22 and the designations of electronic parts stored in each memory 20 of the supplying means 10 are read out.例文帳に追加

部品供給テーブル９の移動制御により、抽出した各識別番号に対応する部品供給手段１０についてのみ順次リード・ライトヘッド２２に対向するよう位置決めして、それら部品供給手段１０の各メモリ２０に記憶されている電子部品の名称を読み出す。 - 特許庁

A horizontal direction memory 4 once writes therein five regional data A, B, C, D, E generated by a horizontal direction counter circuit 1, a vertical direction counter circuit 2, and a decoder circuit 3 according to write addresses from a horizontal direction counter decoder 5 and the five regional data A, B, C, D, E are read according to read addresses.例文帳に追加

水平方向メモリ４は水平方向カウンタ回路１と垂直方向カウンタ回路２とデコーダ回路３とによって発生された５つの領域データＡ，Ｂ，Ｃ，Ｄ，Ｅを水平方向カウンタデコーダ５からの書込みアドレスで一旦書込み、読出しアドレスで読出される。 - 特許庁

Meanwhile, even in performing read access to the address, the access determination management part 105 refers to the access determination result (access location information and determination result) 107, and when the access determination conditions are satisfied in performing write access to the address, returns the data to be determined from the access determination conditions to a master without performing read access to the memory 104.例文帳に追加

一方、そのアドレスへのリードアクセス時も、アクセス判定結果（アクセス位置情報と判定結果）１０７を参照し、そのアドレスへのライトアクセス時にアクセス判定条件を満たしていれば、メモリ１０４へのリードアクセスを行わずに、アクセス判定条件から決定されるデータをマスタに返す。 - 特許庁

A control part 22 issues by banks READ command for reading data recorded on a hard disk 30 out to one bank of a buffer memory 15 and a WRITE command for wiring data to the hard disk 30 by reading the data read out to the one bank, so that the data are rerecorded.例文帳に追加

ハードディスク３０に記録されているデータをバッファメモリ１５の１つのバンクに読み出すＲＥＡＤコマンド、および１つのバンクに読み出されたデータを用いてハードディスク３０へのデータの書き込みを行うＷＲＩＴＥコマンドをバンク毎に制御部２２から発行して、データの再記録処理を行う。 - 特許庁

A control circuit 9 allows a coefficient set supply means 3 to supply a coefficient set, depending on an input field discrimination signal from a slave screen source, a read field discrimination signal from a master screen source, and positions of a write access pointer and a read pointer in an ODD field memory 6 and an EVEN field memory 7 to a reduction filter 2.例文帳に追加

制御回路９は、子画面ソース側からの入力フィールド判別信号、親画面ソース側からの読み出しフィールド判別信号、ＯＤＤフィールドメモリ６及びＥＶＥＮフィールドメモリ７内の書き込みアクセスポインタ及び読み出しポインタの位置に応じた係数セットを、係数セット供給手段３から縮小フィルタ２に供給する。 - 特許庁

The semiconductor memory device includes a selector for selectively loading read inversion information and write inversion information on an inversion bus, the inversion bus for transferring the inversion information loaded in the selector, a plurality of read inversion units reflecting the read inversion information transmitted from the inversion bus to output data, and a plurality of write inversion units reflecting the write inversion information transmitted from the inversion bus to input data.例文帳に追加

本発明に係る半導体メモリ装置は、読み出しインバージョン情報及び書き込みインバージョン情報を選択的にインバージョンバスに載せるための選択部と、該選択部により載せられたインバージョン情報を伝達するための前記インバージョンバスと、該インバージョンバスから伝達された前記読み出しインバージョン情報を出力データに反映する複数の読み出しインバージョン部と、前記インバージョンバスから伝達された前記書き込みインバージョン情報を入力データに反映する複数の書き込みインバージョン部とを備える。 - 特許庁

The memory control circuit operates a plurality of memory mats in byte access control, and merges data read from a page selected in one memory map with write byte data in data rewriting, and writes the merged data in a corresponding page selected in the other memory mat, and reads data from the page rewritten the most recently which is a valid page among selected pages in each of the plurality of memory mats in data reading.例文帳に追加

メモリ制御回路はバイトアクセス制御において複数のメモリマットを動作させ、データ書き換えでは一のメモリマットの中で選択されたページから読出したデータを書込みバイトデータでマージし、マージしたデータを他のメモリマットの中で選択された対応ページに書き込み、読出しでは複数のメモリマットの各々で選択されたページのうち有効なページであって最も最近書換えられたページから読出しを行う。 - 特許庁

Also, when the image is moved except downward, the address selection part 14 selects a read address and a write address set by an address setting part 13, and the memory control part 15 controls the display picture memory 5 so that images in the destination are moved in order from the upper lines.例文帳に追加

又、画像を下側以外に移動する際、アドレス選択部１４がアドレス設定部１３で設定された読み出しアドレス及び書き込みアドレスを選択し、移動先の画像が上側ラインから順に移動されるように、メモリ制御部１５が表示画面用メモリ５の制御を行う。 - 特許庁

To provide a memory device which is not sensitive to the thickness of a charge barrier layer and never induces defects in an insulation film of the charge barrier layer and can write/read at a low voltage and never requires an expensive material and can remarkably reduce the manufacturing cost of a future large-capacity memory.例文帳に追加

電荷障壁層の厚さに敏感でなく、電荷障壁層の絶縁膜に欠陥を誘起することなく、低電圧で書き込み読み出しができ、高価な材料を用いる必要がなく、将来の大容量メモリの製造コストを格段に引き下げることができる記憶素子を実現する。 - 特許庁

When the image is moved downward, an address selection part 14 selects a read address and a write address set by an address setting part 12, and a memory control part 15 controls the memory 5 for the display screen so that images in the destination are moved in order from the lower lines.例文帳に追加

画像を下側に移動する際、アドレス選択部１４がアドレス設定部１２で設定された読み出しアドレス及び書き込みアドレスを選択し、移動先の画像が下側ラインから順に移動されるように、メモリ制御部１５が表示画面用メモリ５の制御を行う。 - 特許庁

The internal memory 102 has a structure capable of the simultaneous access of read/write as well and when one piece of processing unit data is transferred to the internal memory 102, an arithmetic processing unit 103 executes arithmetic processing by reading the transferred processing unit data simultaneously with the next processing unit data transfer.例文帳に追加

内部メモリ１０２もリート／ライトの同時アクセス可能な構造とし、演算処理ユニット１０３は、その処理単位データの１つが内部メモリ１０２へ転送されてくると次の処理単位データ転送と同時に既に転送された処理単位データを読み出し演算処理を実行する。 - 特許庁

The card access control part 37 disallows the host device to write a file to the memory card 5 when some button of a console panel 3 is operated, i.e., when stand-alone printing wherein a JPEG image file is read in from the memory card 5 and printed is performed possibly performed.例文帳に追加

カードアクセス制御部３７は、操作パネル３で何らかのボタン操作がされたとき、すなわち、メモリカード５からＪＰＥＧ画像ファイルが読み込まれて印刷されるというスタンドアロン印刷が行われる又は行われる可能性があるときは、ホスト装置７がメモリカード５にファイルを書き込めないようにする。 - 特許庁

In a light-quantity unevenness correction value storage part 81 which is provided in an LPH driving part 55 and wherein a light-quantity unevenness correction value corresponding to each LED 62 is stored, a write port for writing and a read port for reading are composed of a single port RAM (Random Access Memory) which is composed of a single port.例文帳に追加

ＬＰＨ駆動部５５に設けられ、各ＬＥＤ６２に対応する光量むら補正値を格納する光量むら補正値記憶部８１は、書き込み用のライトポートおよび読み出し用のリードポートが単一のポートにて構成されるシングルポートＲＡＭ(Random Access Memory)により構成される。 - 特許庁

A status register 149 may comprise state machine busy bits, in a dual-channel memory, either interface may read the status register 149 at any time, whereas only the interface having a relatively high privilege level to access the memory array 143 may write to the status register 149.例文帳に追加

ステータスレジスタ１４９はステートマシーンビジービットを含み、デュアルチャネルメモリにおいて、どちらかのインターフェースは、ステータスレジスタ１４９をいつでも読み出してもよく、一方では、メモリアレイ１４３にアクセスする比較的高い特権レベルを有するインターフェースのみが、ステータスレジスタ１４９に書き込んでもよい。 - 特許庁

Thus, by turning a frame memory to write the frame data of the inputted moving image and a frame memory to read the frame data of the moving image to be outputted to a specified order based on respective pointers, the difference of the frame rates of the inputted moving image and the moving image to be outputted is absorbed.例文帳に追加

そのため、入力された動画像のフレームデータを書き込むフレームメモリと、出力される動画像のフレームデータを読み出すフレームメモリとを各ポインタに基づく指定順とすることによって、入力される動画像および出力される動画像のフレームレートの相違を吸収することできる。 - 特許庁

To process an e-frame addressed to a plurality of ports without using a frame memory by transmitting ports and without increasing a write/read rate of one summarized frame memory in a system for transmitting a frame to the plurality of ports in a receiving part of a frame containing destination information in its header.例文帳に追加

本発明はヘッダに宛先情報を含むフレームの受信部における複数ポートへのフレーム送信方式に関し，送信ポート別のフレームメモリを使用せず，１つに集約したフレームメモリの書込み／読出しレートを上げることなく複数ポート宛のイーフレームを処理できることを目的とする。 - 特許庁

To provide a memory device provided with SDRAM in which access speed is increased by setting the number of times of burst access at the time of initialization at which burst access based on burst length for performing burst access is set in a read/write cycle, in a memory device provided with SDRAM performing burst access.例文帳に追加

バーストアクセスを行うＳＤＲＡＭを備えたメモリ装置において、バーストアクセスを行うためのバースト長に基づくバーストアクセスをリード／ライトサイクルで設定する初期化時にそのバーストアクセスの回数を設定するようにして、アクセスの高速化を図ったＳＤＲＡＭを備えたメモリ装置を提供する。 - 特許庁

A plurality of bit lines are separated into first and second bit line groups at the border of a selected memory cell column in a memory array at data write and read, and one of first and second voltages and the other are applied to the first and second bit lines groups, respectively.例文帳に追加

データ書込および読出時において、メモリアレイ内の選択メモリセル列を境界として複数のビット線を第１および第２のビット線群に分割し、第１のビット線群と第２のビット線群とをそれぞれ第１および第２の電圧の一方および他方と接続する。 - 特許庁

In a semiconductor memory device in which write-in and read- out of data are performed for a memory array in accordance with address information, the device is provided with an address converting circuit 23 generating new address information by performing some change for one part or all of the address information in accordance with a control signal for test.例文帳に追加

アドレス情報に応じてメモリアレイに対してデータの書き込み及び読み出しが行われる半導体集積回路において、テスト用制御信号に応じて、アドレス情報の一部又は全てに一定の変更を施して新たなアドレス情報を生成するアドレス変換回路２３を設ける。 - 特許庁

The system comprises a memory means 12, and a read and write means 20 for an identifier 10 to be fabricated into the products, which reads the history written about the occurrence of failed products, and also writes the history of the failed products, on the basis of each production process with respect to the memory 12 of the identifier 10.例文帳に追加

記憶手段１２を備え、製品に組み込まれる認識票１０と、その認識票１０の記憶手段１２に対し、製品の各製造工程毎の不良発生の有無を書き込む共に、その書き込まれた不良発生の有無を読み出す認識票用読み書き装置２０とを有する。 - 特許庁

When band widths which should be allocated to master devices 4 to 6 are changed, read/write ports of master devices 4 to 6, the buses 10 to 12, and the local buffers 13 to 15 are only changed, so none of a memory device, a memory controller 3, and the bus 1 needs to be redesigned.例文帳に追加

マスタデバイス４〜マスタデバイス６に割り当てるべきバンド幅を変更したい場合は、マスタデバイス４〜マスタデバイス６及びバス１０〜バス１２、ローカルバッファ１３〜ローカルバッファ１５の読み書きポートを変更すれば良いのでメモリデバイス、メモリコントローラ３、バス１を再設計する必要はない。 - 特許庁

This communication module built-in memory card is provided with a remote communication setting means and a file access means, and configured to perform link control with a remote destination communication apparatus without transmitting a communication command from a host, and to read/write file data in the memory device of the card without using a bus between the host and the card.例文帳に追加

通信モジュール内蔵型メモリカードに、リモート通信設定手段、ファイルアクセス手段を設け、ホストから通信コマンドを行うことなくカードのみでリモート先通信装置とのリンク制御を行い、さらには、ホスト・カード間のバスを経由せず、カードのメモリデバイスにファイルデータをリード・ライトすることができる。 - 特許庁

The card access control part 7 disables the host device 7 to write the file in the memory card 7 when some key operation is performed on an operation panel 3, namely, when standalone printing by which a JPEG image file is read and printed from the memory card 5 can be performed or not.例文帳に追加

カードアクセス制御部３７は、操作パネル３で何らかのボタン操作がされたとき、すなわち、メモリカード５からＪＰＥＧ画像ファイルが読み込まれて印刷されるというスタンドアロン印刷が行われる又は行われる可能性があるときは、ホスト装置７がメモリカード５にファイルを書き込めないようにする。 - 特許庁

The line fail counter CM can read and write information simultaneously and includes: a primary memory 14 which stores content of lower bits of the counted value including a plurality of bits which show the number of fails for each line; and a secondary memory 19 which stores content of the remaining bits of the counted value.例文帳に追加

ラインフェイル計数装置ＣＭは、読み出しと書き込みとを同時に行うことができ、ライン毎のフェイル数を示す複数ビットからなる計数値の下位ビットの内容をそれぞれ記憶する一次メモリ１４と、計数値の残りのビットの内容を記憶する二次メモリ１９とを備える。 - 特許庁

The memory write and read control circuits 73, 75 are capable of acquiring pattern writing system information 71 of the image output units 76, 77, and control the writing and reading systems in/from the image memory 74, based on the pattern writing system information 71.例文帳に追加

メモリ書込制御回路７３およびメモリ読出制御回路７５は、画像出力装置７６，７７の描画方式情報７１を取得することが可能となっており、この描画方式情報７１に基づいて画像メモリ７４への書込方式および読出方式を制御することができる。 - 特許庁

Then, the cache flash device 100 receives modified data sent from a processor 110 or 120 corresponding to the read request and only concerning a cache line for which this reception is completed, burst write to the main memory is performed through the main memory controller 500.例文帳に追加

そして、キャッシュフラッシュ装置１００は、リード要求に応じて送られてきたプロセッサ１１０又は１２０からのモディファイドデータを受け取り、当該受け取りが完了したキャッシュラインだけについて前記メインメモリに対するバーストライトをメインメモリ制御装置５００を介して行う。 - 特許庁

In this case, the SD and the HD use a common memory area and change the start address and end address of a read pointer and a write pointer in response to the revision of the memory map so as to avoid data outputted to a decoder selection circuit 5 from becoming discontinuous.例文帳に追加

この場合には、ＳＤとＨＤとで共通のメモリ領域を用いると共に、リードポインタ及びライトポインタの開始アドレス及び終了アドレスをメモリマップの変更に応じて変更することにより、デコーダ選択回路５に出力されるデータが不連続とならないようにする。 - 特許庁

In a copy mode to copy the stream data to the flash memory 32 from an HDD 34, the write management part 44 confirms whether or not there is sufficient free space to read at a bit rate of the stream to be copied in the flash memory 30, and performs copying when there is a sufficient free space.例文帳に追加

ＨＤＤ３４からフラッシュメモリ３２にストリームデータをコピーするコピーモードでは、書込み管理部４４は、コピーしようとするストリームのビットレートで読み出し可能な充分な空き容量がフラッシュメモリ３０にあるかどうかを確認し、存在すれば、コピーを実行させる。 - 特許庁

This storage medium issuing device is provided with a currency identification means capable of identifying types of the currencies inputted from an input part, a memory medium read-out and write-in means writing data into the storage medium, an issuing means issuing the memory medium, and a control means controlling the operations.例文帳に追加

投入部から投入された貨幣の金種を識別可能な貨幣識別手段と、記憶媒体へのデータ書き込みを行う記憶媒体読み取り書き込み手段と、記憶媒体を発行する発行手段と、これらの動作を制御する制御手段とを備える。 - 特許庁

The CC function takes advantage of the intrinsic delays associated with memory read operations at high clock frequencies, and the increased write latency commensurate with increased read latencies where non-zero latencies for and write operations are the norm by permitting address and command ECC structures to operate in parallel with the address and command re-drive circuits.例文帳に追加

ＣＣ機能は、アドレスおよびコマンドＥＣＣ構造がアドレスおよびコマンド再駆動回路と並列に動作できるようにすることによって、読取りおよび書込みオペレーションの非ゼロの待ち時間が標準である、高クロック周波数でのメモリ読取りオペレーションに関連付けられた固有の遅延、ならびに増加する読取り待ち時間に対応した書込み待ち時間の増加を利用する。 - 特許庁

The LSU 4 has a DCACHE 41 temporarily storing read/write data for an external memory, a SPRAM 42 used for special uses other than a cache and an address generator 43 generating a virtual address for accessing the DCACHE and the SPRAM.例文帳に追加

ＬＳＵ４は、外部メモリに対する読み出し／書き込みデータを一時的に格納するDCACHE４１と、キャッシュ以外の特殊な用途に使用されるSPRAM４２と、DCACHEやSPRAMをアクセスするための仮想アドレスを生成するアドレス生成器４３とを有する。 - 特許庁

To provide a flash memory which has a plurality of cores being sets of blocks to be used as units of data erasure, and enables concurrent execution of data write or erase operation in an arbitrary core, and of data read operation in other arbitrary cores.例文帳に追加

データ消去の単位となるブロックの集合である複数のコアを有し、任意のコアでのデータ書込み又は消去動作と、他の任意のコアでのデータ読出し動作との同時実行を可能としたフラッシュメモリを提供する。 - 特許庁

Read/write of data can be performed from each of all controllers, namely, a controller (1) 11, a controller (2) 13 in the same unit to a shared memory 16 of an I/O input and output device (A) 15 via a system bus 2.例文帳に追加

同一ユニット内のすべてのコントローラ、すなわちコントローラ（１）１１、コントローラ（２）１３からそれぞれＩ／Ｏ入出力装置（Ａ）１５の共有メモリ１６に対してシステムバス２経由でデータの書き込み・読み出しをすることができる。 - 特許庁

To provide a flash memory having plural cores being assembly of a block being a unit of data erasion, and in which data write-in operation or erasion operation in an arbitrary core and data read-out operation in the other arbitrary core can be performed simultaneously.例文帳に追加

データ消去の単位となるブロックの集合である複数のコアを有し、任意のコアでのデータ書込み又は消去動作と、他の任意のコアでのデータ読出し動作との同時実行を可能としたフラッシュメモリを提供する。 - 特許庁

When the spin wait request is received from the CPU 21, the cache memory 25 temporarily stops outputting an acknowledge response to a read request from the CPU until a predetermined condition (snoop write hit, interrupt request, or lapse of predetermined time) is satisfied.例文帳に追加

また、キャッシュメモリ２５は、ＣＰＵ２１からスピン待ち要求を受けると、所定の条件（スヌープ・ライト・ヒット、割り込み要求、一定時間の経過）を満たすまでＣＰＵからのリード・リクエストに対するアクノリッジ応答の出力を一時停止する。 - 特許庁

To provide a data transfer control device, in which a CPU accesses a memory on a bus with access conflicts for read/write at high speed in an arbitrary timing of the CPU without increasing load of the CPU.例文帳に追加

本発明は、ＣＰＵの負荷を増加させることなく、ＣＰＵの任意のタイミングで高速にアクセス競合の発生するバス上のメモリに対してＣＰＵがリード/ライトアクセスすることができるデータ転送制御装置を提供する。 - 特許庁

To prevent data destruction due to illegal writing and illegal reading by any malicious program or bug by separating a plurality of areas in the same memory chip, and setting read inhibition and write inhibition in each area.例文帳に追加

同一のメモリチップ内に複数の領域を区切り、各領域に対しリード禁止及びライト禁止の設定を行うことで、悪意のあるプログラムやバグによる不正書き込みと不正読み出しによるデータ破壊の防止を可能とする。 - 特許庁

To provide a highly reliable semiconductor memory which can suppress threshold dispersion and is superior in low power consumption, the write method and read method and an integrated circuit device using it.例文帳に追加

本発明は、閾値ばらつきを抑えることができ、かつ低消費電力性に優れた信頼性の高い半導体記憶装置と、その書き込み方法及び読み出し方法、並びにそれを用いた集積回路装置を提供することを目的とする。 - 特許庁

To read and write information on a magnetic recording layer applied on a photographic film or an IC memory mounted on a film cartridge and to provide a device suitable for reading/writing the information and a device for utilizing the information.例文帳に追加

写真フイルム上に塗布された磁気記録層又はフイルムカートリッジに装着されたＩＣメモリに対して情報を読み書き、また、これらの情報の読み書きに好適な装置及びその情報を利用する装置を提供する。 - 特許庁

To provide a flash memory having a plurality of cores being assembly of a block being a unit of data erasion, and in which a data write-in operation or erasion operation in an arbitrary core and data read-out operation in the other arbitrary core can be performed simultaneously.例文帳に追加

データ消去の単位となるブロックの集合である複数のコアを有し、任意のコアでのデータ書込み又は消去動作と、他の任意のコアでのデータ読出し動作との同時実行を可能としたフラッシュメモリを提供する。 - 特許庁

Even though transfer data from a host computer 5 are temporarily stored in a data buffer memory 9, a write/read controlling part 8 extracts the transfer data from it and outputs it to a hard disk drive 1 through an HDD inputting and outputting part 10.例文帳に追加

ホストコンピュータ５からの転送データはデータバッファメモリ９に一時記憶されるが、書込・読込制御部８はこれから転送データを取り出し、これをＨＤＤ入出力部１０を介してハードディスク装置１に出力する。 - 特許庁