「Read Write Memory」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

To provide a semiconductor integrated circuit, by which the write/read of the data following an instruction from a CPU and the read for displaying a picture on a display panel are smoothly carried out while using a single port memory cell.例文帳に追加

１ポートメモリセルを使用しながら、ＣＰＵからの命令に従うデータの書込み／読出し動作と、表示パネルに画像を表示するためのデータの読出し動作とをスムーズに行うことができる半導体集積回路を提供する。 - 特許庁

To provide an SRAM (Static Random Access Memory) cell circuit which makes a dedicated read line unnecessary by suppressing limiting conditions on transistor dimensions in ensuring certain write operation and read operation and reducing the number of transistors used, and to provide its driving method.例文帳に追加

書き込み動作や読み出し動作を確実にすることに伴うトランジスタ寸法への制約条件を抑制し、使用トランジスタ数を少なくし、読み出し専用線を不要とするＳＲＡＭセル回路およびその駆動方法を提供する。 - 特許庁

The other JVM processes 106 copy the data mapped and loaded in the "read only" area 112 into their own private memory areas 110 from the "read/write" area 114 instead of reloading the data from the program module.例文帳に追加

プログラムモジュールからそのデータを再ローディングする代わりに、その他のＪＶＭプロセス１０６は該リードオンリエリア１１２に対してマッピングし且つロードされたデータをそのリード／ライトエリア１１４からそれら自身のプライベートメモリ領域１１０内にコピーする。 - 特許庁

When read or write requests are received at the tree memory controller, the controller checks the availability of each bank in a channel, identifies a first available bank and executes the read request from the first available bank.例文帳に追加

読取り要求または書込み要求をツリー・メモリ・コントローラで受け取ったとき、コントローラは、チャネル内の各バンクの可用性をチェックし、最初に利用可能なバンクを識別し、その最初に利用可能なバンクからの読取り要求を実行する。 - 特許庁

To provide a semiconductor integrated circuit capable of smoothly performing write/read operation of data complying with an instruction from a CPU while using a one-port memory cell and read operation of the data for displaying an image to a display panel.例文帳に追加

１ポートメモリセルを使用しながら、ＣＰＵからの命令に従うデータの書込み／読出し動作と、表示パネルに画像を表示するためのデータの読出し動作とをスムーズに行うことができる半導体集積回路を提供する。 - 特許庁

In a non-power-down state of a memory, supply of a clock to a data output circuit is limited to a read-state after receiving a read- command, supply of a clock is not performed at the time of an active state and a write-state.例文帳に追加

本発明は、メモリの非パワーダウン状態において、データ出力回路へのクロックの供給を、リードコマンド受信後のリード状態に限定し、アクティブ状態やライト状態の時にはクロックの供給を行わないことを特徴とする。 - 特許庁

The defective memory cell is detected by continuing dummy read operation on the same memory cell immediately after write operation on the memory cell with an internal clock signal having a frequency increased with respect to a test mode clock signal responsive to each write access request issued according to a test pattern, and surely simulating the worst case.例文帳に追加

テスト・パターンにより発行される各ライト・アクセス要求に応答して、テスト・モード・クロック信号に対して増加された周波数を有する内部クロック信号を使用して、メモリ・セルに対してライト動作直後に、同一のメモリ・セルに対してダミー・リード動作を続け、最悪の場合の状況を確実にシミュレートして、欠陥メモリ・セルを検出する。 - 特許庁

In a circuit in which normal read-out and write-in for verifying or read-out during erasing are improved, read-out is performed for a series of threshold levels by a series of reference cells tracking closely to variation caused by a memory cell, adjusting, and corresponding.例文帳に追加

通常の読み出しおよびベリファイ用の書込みもしくは消去間の読み出しの改良された回路において、一連のしきい値レベルに対して、メモリセルにより生じる変化を密接にトラッキングし調整する対応する一連の参照セルによって、読み出しを行う。 - 特許庁

To provide a space-saving semiconductor memory capable of recovering the lowering of the potential of bit lines due to the coupling capacity at the time of data write-in, without increasing load at the time of read-out.例文帳に追加

データ書き込み時のカップリング容量によるビット線電位の低下を回復可能な半導体記憶装置を、読み出し時の負荷を増加させることなく、省スペースで提供する。 - 特許庁

In short, at the time of read-out, the memory array operates at the low frequency being one-eighth of the data output frequency and at the time of write-in, it performs an operation such as to writing data for every clock.例文帳に追加

つまり読出時は、メモリアレイがデータ出力周波数の８分の１の低い周波数で動作し、書込時は毎クロックごとにデータを書込むという動作が行なわれる。 - 特許庁

An arbiter 103 (arbitration section) processes read/write of a digital signal between a first and a second recording media, and among first, second, third coding/decoding sections and a memory in time-multiplexed manner.例文帳に追加

アービタ（調停部）１０３は、第一および第二の記録メディア、第一、第二および第三の暗号復号部、およびメモリとの間でディジタル信号の書き込み読出しを時分割に処理する。 - 特許庁

To efficiently manage virtual blocks in a flash memory system configured to write and read data in parallel with a plurality of flash memories by forming virtual blocks.例文帳に追加

仮想ブロックを形成して複数個のフラッシュメモリに並行したデータの書き込みや読み出しを行うように構成されたフラッシュメモリシステムにおいて、効率良く仮想ブロックの管理を行う。 - 特許庁

To shorten a data write-in time at a test time by giving a function writing the data read out from a specified bank in another bank in a synchronous type DRAM(dynamic random access memory) having multi-bank constitution.例文帳に追加

マルチバンク構成を有する同期型ＤＲＡＭにおいて、特定のバンクから読み出したデータを他のバンクに書き込みを行う機能を持たせ、試験に際してデータ書き込み時間を短縮する。 - 特許庁

The magnetic memory cell (10) comprises a read-write conductor which is wholly clad with a high-permeability and soft magnetic material for a soft magnetic data layer pinned on the fly.例文帳に追加

オンザフライでピン留めされる軟らかい強磁性データ層用の高透磁率の軟らかい磁性材料で完全にクラッディンク゛された読出し−書込み導体を有する磁気メモリセル(10)。 - 特許庁

To provide an image processor in which read/write of a memory can be carried out in a short time and processing of an image having high resolution can be carried out in real time every frame unit time.例文帳に追加

メモリからの読み出し書き込みが短時間で済み、高解像度を有する画像の処理をフレーム単位時間毎のリアルタイムで行うことができる画像処理装置を提供する。 - 特許庁

When an error-correcting function related to a memory of the adapter is present, utilization of the read-correct-write operation for limiting a bandwidth is required unless the present invention is utilized.例文帳に追加

アダプタのメモリに関連付けた誤り訂正機能が存在すると、本発明を利用しなければ、帯域幅を制限する読み取り−修正−書き込み動作の利用が必要となる。 - 特許庁

To provide a memory element which can prevent an occurrence of an error at the time of repeated usage by using a different input/output line in read/write operation and altering structure of an input/output multiplexer.例文帳に追加

読み出し/書き込み動作時に異なる入出力ラインを使用し、入出力マルチプレクサの構造を変更してリピータ使用時のエラーの発生を防止できるメモリ素子を提供すること。 - 特許庁

Storing image data of a write area 301 in a DRAM 106, a memory control circuit 105 divides and reads the image data in a read area 302 from the DRAM 106.例文帳に追加

メモリ制御回路１０５は、ＤＲＡＭ１０６にＷｒｉｔｅ領域３０１の画像データを書き込みながら、Ｒｅａｄ領域３０２の画像データをＤＲＡＭ１０６から分割して読み出す。 - 特許庁

A read/write part 102 is controlled so as to newly store only updated information through a managing part different for each information in the case of writing new information in a flash memory 101.例文帳に追加

フラッシュメモリ１０１に新たな情報を書き込む際に、情報毎に異なる管理部が更新された情報だけを新たに蓄積するようにリード・ライト部１０２を制御する。 - 特許庁

The thin-film magnetic material storage device includes N memory banks MB1 to MBN, M (M>N) data read circuits RDV1 to RDVM and M data write circuits WDV1 to WDVM.例文帳に追加

薄膜磁性体記憶装置には、Ｎ個のメモリバンクＭＢ１〜ＭＢＮと、Ｍ個ずつ（Ｍ＞Ｎ）のデータ読出回路ＲＤＶ１〜ＲＤＶＭおよびデータ書込回路ＷＤＶ１〜ＷＤＶＭとを含み。 - 特許庁

To increase the speed of read-modify-write processing of a host device and improve the reliability of a nonvolatile memory in a storage system comprising the host device and a nonvolatile storage device.例文帳に追加

ホスト装置と不揮発性記憶装置から構成される記憶システムにおいて、ホスト装置のリード・モディファイ・ライト処理を高速化し、かつ、不揮発性メモリの信頼性を向上する。 - 特許庁

An address determining part determines whether or not an interleave address generated by an address converting part corresponds to a data storage part on an interleaver memory and sends the resultant determination to a write/read address control part.例文帳に追加

アドレス判定部は、アドレス変換部で生成されたインタリーブアドレスについてインタリーバメモリ上のデータ格納部分に対応／否かを判定して書き込み／読み出しアドレス制御部に送る。 - 特許庁

To provide a semiconductor memory device having constitution in which data buses for only write of data and only read of data are arranged independently and in which a burn-in test can be performed in a short period of time.例文帳に追加

データ読出専用およびデータ書込専用のデータバスをそれぞれ独立に設けた構成を有し、かつ短時間でバーンイン試験を実行可能な半導体記憶装置を提供する。 - 特許庁

To speed up a semiconductor integrated circuit device comprising DRAM by improving read/write rate for memory cell information with no degraded reliability.例文帳に追加

信頼度を低下することなく、メモリセルの情報の読み書き速度を向上することによって、ＤＲＡＭを有する半導体集積回路装置の高速化を図ることのできる技術を提供する。 - 特許庁

To provide a method and an apparatus for a read operation and a write operation in a semiconductor memory device having an input/output architecture comprising a separate data input bus and data output bus.例文帳に追加

データ入力バスとデータ出力バスが分離された入出力構造となった半導体メモリ装置において読み出しと書き込み動作をする方法及び装置を提供するにある。 - 特許庁

An output signal of an AND circuit 201 is activated when external commands /RE, /WT indicating externally read-out operation or write-in operation to a memory cell are not inputted.例文帳に追加

外部からメモリセルに対する読み出し動作又は書き込む動作を指示する外部コマンド／ＲＥ、／ＷＴの入力がない場合にはＡＮＤ回路２０１の出力信号は活性化される。 - 特許庁

At the time, definition of read/write is performed by a first command, a decode-address of a memory cell array also is taken in by the first command and shortening more the random access time tRAC is realized.例文帳に追加

この際、リード／ライトの定義を第１のコマンドで行い、且つメモリセルアレイのデコードアドレスも第１のコマンドで取り込んでランダムアクセスタイムｔＲＡＣの更なる高速化を実現する。 - 特許庁

The memory allows the liquid jetting device to read and write liquid information relating to the contained liquid while the liquid container is in an installed state installed in the liquid jetting device.例文帳に追加

メモリは、液体容器が液体噴射装置に装着された装着状態において、液体噴射装置が収容された液体に関する液体情報を読み書きするためのものである。 - 特許庁

The synchronous random access memory 30 performs further write or read of a data bus 25 through a synchronous burst operation (BT) or a synchronous wrap operation (WT), in addition to a synchronous random access operation.例文帳に追加

前記の同期ランダムアクセスメモリは更に同期ランダムアクセス動作に加えて、同期バースト動作（ＢＴ）または同期ラップ動作（ＷＴ）でデータ（２５）の書き込みまたは読み出しを行う。 - 特許庁

When such a page is generated that the number of read times exceeds the predetermined times, the refresh control section 33 executes the repeated write processes with respect to the memory 4 of data stored in this page.例文帳に追加

リフレッシュ制御部３３は、読み出し回数が所定回数を超えるページが発生した場合、当該ページに格納されているデータのメモリ４に対する再書き込み処理を実行する。 - 特許庁

To provide a synchronous semiconductor memory device in which execution timing of pre-charge can be adjusted without considering an operation state of an internal circuit at read and write.例文帳に追加

データ読出および書込時の内部回路の動作状態を考慮することなくプリチャージの実行タイミングを調整することが可能な同期型半導体記憶装置を提供する。 - 特許庁

At the time, the CPU 14 refers to table information stored in a memory 19, and decides a final settling point of the head 3 in accordance with read-operation and write-operation respectively.例文帳に追加

このとき、ＣＰＵ１４は、メモリ１９に格納されたテーブル情報を参照して、リード動作とライト動作のそれぞれに応じてヘッド３の最終的な整定ポイントを決定する。 - 特許庁

An auxiliary precharging circuit 10 is installed with respect to a memory cell array part 1, a precharging circuit 4, in which an I/O data bus T and an I/O data bus B as well as a data bus are charged to a VDD level, a write buffer 5, and a read buffer 6.例文帳に追加

メモリセルアレイ部１、Ｉ／ＯデータバスＴ，Ｂ、データバスをＶＤＤレベルに充電するプリチャージ回路４、ライトバッファ５、リードバッファ６に対し、補助プリチャージ回路１０を設ける。 - 特許庁

To view a TV program with no break from its beginning to the end before the TV program under recording is finished by using a buffer memory which can freely write the inputted AV data in their inputting order and also can freely read the written AV data in their writing order.例文帳に追加

ユーザは、記録中のテレビ番組が終了するのを待たずに、該テレビ番組を最初から終わりまで途切れなく視聴可能になる録再機10を提供する。 - 特許庁

The overwrite processing is executed with exclusive processing that read-write to the flash memory 2 by other processing is prohibited, and the CPU 1 executes the overwrite processing in a time division manner with other processing.例文帳に追加

上書き処理は他の処理によるフラッシュメモリ２への読み書きが禁止される排他処理とともに実行され、ＣＰＵ１は、上書き処理を他の処理と時分割で実行する。 - 特許庁

The element constituting first, second read/write switches SW4, SW5 and the memory sector 10 have higher breakdown voltage than that of the elements constituting the load current supply part 12 and the sense amplifier 13.例文帳に追加

第１、第２読出／書込切換スイッチＳＷ４、ＳＷ５及びメモリセクタ１０を構成する素子は、ロード電流供給部１２及びセンスアンプ１３を構成する素子よりも高耐圧である。 - 特許庁

To provide a driving method and a drive unit for a TDC panel driver for reducing flickers by improving read/write timing of a memory.例文帳に追加

メモリの読出し／書込みタイミングを改善することにより、フリッカ現象の発生を防止することができるようにしたＴＤＣパネルの駆動方法及び駆動装置を提供すること。 - 特許庁

The memory control ASIC 104 determines the page hit during the period from issuing a command instructing the read/write processing until issuing a command instructing the precharge processing.例文帳に追加

メモリ制御ＡＳＩＣ１０４は、このページヒットの判定を、リード／ライト処理を命令するコマンドを発行したときから、プリチャージ処理を命令するコマンドを発行するまでの期間中、行う。 - 特許庁

To provide a memory device for suppressing consumption of a non-volatile storage region, and for handling data read/write from a host device which manages files by using multiplexed file management information.例文帳に追加

不揮発性記憶領域の消費を抑制でき、多重化されたファイル管理情報を用いてファイル管理を行うホスト装置からのデータのリード／ライトに対処できるメモリ装置を提供する。 - 特許庁

The constitution for the instruction prefetch can be actualized simply by a control mechanism by the address tag of a cache memory and a read/write pointer control mechanism by the counter of a FIFO buffer.例文帳に追加

上記命令プリフェッチのための構成は、キャッシュメモリのアドレスタグによる制御機構やＦＩＦＯバッファのカウンタによるリード・ライトポインタ制御機構よりも簡素に実現することが可能である。 - 特許庁

The first functional loop includes a memory bank, a read interleaver, a first multiplexer (MUX), a RAM file, a log-MAP decoder, a write interleaver, and a second MUX.例文帳に追加

第１の機能ループには、メモリバンク、読出しインターリーバ、第１のマルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ， ＭＵＸ）、ＲＡＭファイル、Ｌｏｇ−ＭＡＰデコーダ、書込みインターリーバ、および第２のＭＵＸが構成されている。 - 特許庁

In a packet data communication system, a dynamically reserved shared memory is accessed to write and read data when packet data is communicated between processes by using sockets.例文帳に追加

ソケットを用いてプロセス間でパケットデータ通信を行うのにあたり、データの書込み読み出しを、動的に確保した共有メモリをアクセスにより行うことを特徴とするパケットデータ通信方式。 - 特許庁

The optical disk drive is provided with a read-write control means performing a writing process of information concerning the content transmitted from the high order CPU part 2 in the optical disk 24 and a nonvolatile memory 23.例文帳に追加

上位ＣＰＵ部２から送信されるコンテンツに関する情報を光ディスク２４に書き込む処理を行うリードライト制御手段と、不揮発性メモリ２３を備えている。 - 特許庁

A flash memory 1 is provided with a boost circuit 5b for operation generating initial verification-voltage used for initial verifying at the time of read-out operation included in write-in and erase operation.例文帳に追加

フラッシュメモリ１には、書き込みや消去動作に含まれる読み出し動作時の初期ベリファイに用いられる初期ベリファイ電圧を生成するオペレーション用ブースト回路５ｂが設けられている。 - 特許庁

Thus, handled data only data within an updated range of the crosssectional picture so as to reduce a write amount and a read amount of data of the crosssectional picture to/from a memory.例文帳に追加

これにより、取り扱うデータは断面画像の更新範囲内のデータのみとすることができ、断面画像のデータのメモリへ書き込みおよび読み出し量を削減することができる。 - 特許庁