「Read Write Memory」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

A phase-monitoring unit 6 counts up, only when the write timing and read timing of memory are close to or far from each other in phase, and the count value is retained.例文帳に追加

位相監視部６は、メモリの書き込みタイミングと読み出しタイミングが近い位相又は遠い位相があった場合のみカウントアップし、そのカウント値を保存する。 - 特許庁

To provide a semiconductor memory device in which optimum operation margin is secured while preventing erroneous operation when read-out and write-in are performed simultaneously in different ports.例文帳に追加

読み出しと書き込みが異なるポートから同時に起こる場合の誤動作を防止しつつ、最適な動作マージンを確保する半導体記憶装置を提供する。 - 特許庁

To control a shared memory to minimize a waiting time in accompany with reading the data by estimating the time lag between a write-side data and a read-side data.例文帳に追加

書込み側データと読出し側データの時間的ずれを予測可能とし、データ読出しに伴う待ち時間を最小にするように共有メモリを制御する。 - 特許庁

The decoding signal circuit generates a dual operation decoding signal, thereby enabling a memory device to perform a read operation and a write operation in one clock cycle.例文帳に追加

デコード信号回路は、デュアル動作デコード信号を生成し、これにより、メモリデバイスは、１つのクロックサイクルで読出動作及び書込動作を行うことができる。 - 特許庁

To improve overall performance of a system including a semiconductor memory device such as a DRAM by supplying a front-loaded data read or write command.例文帳に追加

データの読出し指令または書込み指令を前倒しで投入することにより、ＤＲＡＭなどの半導体記憶装置を含むシステム全体の性能を向上させる。 - 特許庁

To provide a method for testing a non-volatile memory capable of simplifying a test program and carrying out write and read-out tests as a series of tests.例文帳に追加

試験プログラムが簡素化でき、書込みと読出しの試験を一連の試験として行うことができる不揮発性メモリの試験方法を提供する。 - 特許庁

To enable input data to avoid write and read address contention of a memory unit, independently of frame constitution or packet constitution in a clock phase transfer circuit.例文帳に追加

クロック位相乗せ換え回路において、入力データがフレーム構成やパケット構成などの構成によらず、メモリ部の書込みと読出しのアドレス競合を回避する。 - 特許庁

To read or write data depending on the type thereof while utilizing the memory resource effectively and saving the labor unnecessary for the user.例文帳に追加

メモリ資源の有効活用化を図ると共に、ユーザにとって不要な手間を省きつつ、データの種類に応じたデータの書き込み又は読み出しを可能とする。 - 特許庁

To provide a semiconductor memory device, in which a read current difference before and after write can be enlarged; and also to provide its manufacturing method and information rewriting method.例文帳に追加

書き込み前と書き込み後の読み出し電流の差を大きくできる半導体記憶装置、その製造方法及び情報書き換え方法を提供する。 - 特許庁

In a spin injection type magnetic memory cell (MC), a source line (SL) is arranged in parallel with a word line (WL), and data write/read is performed on a bits-by-bits basis.例文帳に追加

スピン注入型磁気メモリセル（ＭＣ）に対しソース線（ＳＬ）をワード線（ＷＬ）と平行に配設し、複数ビット単位でデータの書込／読出を実行する。 - 特許庁

To provide an operating method for a semiconductor memory in which delay of write-in operation after read-out operation can be prevented without increasing a manufacturing cost.例文帳に追加

コストを増加させることなく、読出動作後の書込動作の遅延を除去することを可能とした半導体記憶装置の動作方法を提供する。 - 特許庁

To improve performance of a read/write speed and retention error resistance in a nonvolatile storage device mounting a nonvolatile memory and a controller.例文帳に追加

不揮発性メモリとコントローラを搭載した不揮発性記憶装置において、リード／ライト速度の性能を向上、リテンションエラー耐性の向上を実現する。 - 特許庁

Then, when receiving a key write command 30, the IC card collating a key, and if matched, writes new key information on a memory 22 to carry out a read command 40.例文帳に追加

次に、ＩＣカード１はキーライトコマンド３０を受信すると、キー照合し、一致したらメモリ２２に新たなキー情報を書込んで、リードコマンド４０を実行する。 - 特許庁

To provide a nonvolatile semiconductor memory and a drive method thereof, whereby write/read is made at a low voltage and low current consumption with less reliability deterioration.例文帳に追加

書き込み・消去が低電圧化・低消費電流化され、信頼性の劣化の少ない不揮発性半導体メモリ装置及びその駆動方法を提供する。 - 特許庁

A memory cell comprises a write transistor, a read transistor TR, and a capacitor CAP connected between the control electrode 3 thereof and a word line RWL.例文帳に追加

書き込みトランジスタと、読み出しトランジスタＴＲと、その制御電極３とワード線ＲＷＬとの間に接続されたキャパシタＣＡＰとをメモリセル内に有する。 - 特許庁

To enable each CPU to write to and read from a dual port memory without reading pointers to compute a writable or readable area.例文帳に追加

各ＣＰＵが、ポインタを読み取り、書き込みもしくは読み込み可能範囲を算出することなく、デュアルポートメモリへの書き込みおよび読み込みを行うこと。 - 特許庁

Thus, mis-write to the memory cells not selected and a delay in data read caused by the production of the charging/ discharging current can be prevented.例文帳に追加

これにより、非選択メモリセルに対する誤書込および充放電電流の生成に伴い生じるデータ読出遅延を防止することができる。 - 特許庁

To speed up read and write of a negative threshold cell in a NAND type flash memory wherein the negative threshold cell is present.例文帳に追加

本発明は、負の閾値セルが存在するＮＡＮＤ型フラッシュメモリにおいて、負の閾値セルの読み出しおよび書き込みをより高速化できるようにする。 - 特許庁

To provide a test apparatus testing appropriately a memory to be tested which performs simultaneously write-in and read-out of data for a plurality of blocks by multi-bank operation.例文帳に追加

マルチバンク動作により複数のブロックに対して同時にデータの書き込み又は読み出しを行う被試験メモリを適切に試験する試験装置を提供する。 - 特許庁

To provide an image processor which can efficiently perform data conversion processing even when a memory having no read-modify-write function is used.例文帳に追加

リードモディファイライト機能を持たないメモリを用いた場合であっても、データ変換処理を効率よく行うことができる画像処理装置を提供する。 - 特許庁

To prevent a CPU from entering a standby condition while eliminating the need to monitor a ready/busy signal outputted from a memory card when the CPU performs read/write operation.例文帳に追加

ＣＰＵがリード／ライトする際にメモリカードから出力されるレディ／ビジー信号を監視する必要がなく、ＣＰＵが待ち状態になることを防止すること。 - 特許庁

To provide a method and a circuit for avoiding memory access collisions during asynchronous read-write access to a single-port RAM (SPRAM) 120.例文帳に追加

シングルポートＲＡＭ（ＳＰＲＡＭ）１２０に対する非同期の読み出し書き込みアクセスにおけるメモリアクセスの衝突を防止する方法及び回路を提供する。 - 特許庁

The plotting circuit 154 writes the image element data read from the automatic transfer area 155B to the write address in the frame buffer memory 156 to be stored.例文帳に追加

描画回路１５４は、自動転送エリア１５５Ｂから読み出した画像要素データをフレームバッファメモリ１５６における書込アドレスに書き込んで記憶させる。 - 特許庁

An electrically programmable read/write memory included in a transponder is integrally attached to a film container used in each stage of a film processing chain.例文帳に追加

トランスポンダに含まれる電気的にプログラム可能な読み取り／書き込みメモリを一体的にフィルム処理チェーンの各段階で用いられるフィルム容器に取り付ける。 - 特許庁

When the programmable logic circuit P is reconfigured, operation for supplying the internal data storage memory 2 with the write address and the read address is performed as well.例文帳に追加

また、プログラマブル論理回路Ｐの再構成を行う場合は、内部データ記憶用メモリ２へと書込用アドレスや読出用アドレスを供給する動作も行う。 - 特許庁

Data write-in operation conditions or data erasure operation conditions are performed based on information read out from the extra memory array and corresponding to a selected sector.例文帳に追加

データ書込動作もしくはデータ消去動作条件は、エクストラメモリアレイから読出される、選択されたセクタに対応する情報に基づいて実行される。 - 特許庁

A single data write processing modules writes the real time data in a shared memory, and its contents are read out by a plurality of data readout processing modules through a communication network.例文帳に追加

単一のデータ書込み処理モジュールがリアルタイムデータを共有メモリに書き込み、その内容を複数のデータ読出し処理モジュールが通信網経由で読み出す。 - 特許庁

The decision voltage supplying circuit 2 generates determine-verify voltage between read-voltage and write-verify voltage, and supplies it to the memory cell array 7 in the same way.例文帳に追加

判定電圧供給回路２は次に、リード電圧とライトベリファイ電圧との中間のディターミンベリファイ電圧を生成し、同様にメモリセルアレイ７に供給する。 - 特許庁

The history block is read afterward, the write omission for the disk is detected by comparing its update state value and the update state confirmation value stored in the memory 8.例文帳に追加

その後，履歴ブロックをリードし，その更新状態値とメモリ８に記憶した更新状態確認値とを比較することで，ディスクのライト抜けを検出する。 - 特許庁

To provide a film cartridge capable of performing read/write of data through no contact and capable of attaining an increased memory capacity.例文帳に追加

接点を介さずにデータの読み書きを行うことができるとともに、メモリ容量の大容量化を実現することができるが可能なフイルムカートリッジを提供する。 - 特許庁

A skip control unit 24 compares the amount of data written in a first memory 4 with the amount of data read out from the first memory 4, and moves image data equivalent to one frame held by the first memory 4 to a second memory 22 when the amount of write data exceeds the read data beyond a reference value.例文帳に追加

スキップ制御部２４は、第１のメモリー４に書き込まれたデーターの量と第１のメモリー４から読み出されたデーターの量とを比較して、書き込みデーター量が読み出しデーター量より基準値を越えて多くなった場合に、第１のメモリー４が保持している１フレーム分の映像データーを第２のメモリー２２に移す。 - 特許庁

In a semiconductor memory provided with a redundant circuit replacing the defective cell existing on a memory cell array by a redundant cell and relieving the defect, data DQ0-DQ15 of plural bits externally given are written into a memory cell in a memory cell array 30 by a write circuit 40, and read out from the memory cell array 30 by a read circuit 50.例文帳に追加

メモリセルアレイ上に存在する不良セルを冗長セルで置換して欠陥を救済する冗長回路を備えた半導体記憶装置において、外部から与えられる複数ビットのデータＤＱ０〜ＤＱ１５を書き込み回路４０によりメモリセルアレイ３０内のメモリセルに書き込み、これを読み出し回路５０によりメモリセルアレイ３０から読み出す。 - 特許庁

The image processor is composed of an image memory 74 for storing image data 70, a memory write control circuit 73 for writing the acquired image data 70 in the image memory 74, and a memory read control circuit 75 for reading the image data 70 written in the image memory 74 to send the read image data 70 to image output units 76, 77.例文帳に追加

画像処理装置は、画像データ７０を記憶する画像メモリ７４と、取得した画像データ７０を画像メモリ７４に書き込むメモリ書込制御回路７３と、画像メモリ７４に書き込まれた画像データ７０を読み出し、この読み出した画像データ７０を画像出力装置７６，７７に送信するメモリ読出制御回路７５とから構成されている。 - 特許庁

A variable resistance memory device includes: a memory cell connected to a bit line; and a clamp circuit providing selectively either of first read voltage or second read voltage to the bit line according to an elapsed time from write operation of the memory cell.例文帳に追加

本発明の可変抵抗メモリ装置は、ビットラインに接続されるメモリセルと、前記メモリセルに対する書き込み動作以後からの経過時間によって前記ビットラインに第１読み出し電圧及び第２読み出し電圧のうち、何れか一つを選択的に提供するクランプ回路を含む。 - 特許庁

Designated by 91 is a memory arbiter I/F, which arbitrates requests of image read processing of the image rotation processing apparatus, read processing of dither data, and write processing of after the processing above to a memory arbiter, transfers image data to the image rotation processing apparatus 92, and the image after the processing is transferred to the memory arbiter.例文帳に追加

９１はメモリアービターＩ／Ｆであり、画像回転処理装置の画像読み込み処理と、デイザデータの読み込み処理と処理後画像の書き込み処理のメモリアービターへの要求の調停を行い、９２の画像回転処理装置へ画像データを、転送し、処理後の画像をメモリアービターへ転送する。 - 特許庁

To provide a non-volatile semiconductor memory and its driving method in which data are never destroyed by read-out, and neither a selection transistor for read-out nor element separation for write-in/erasing is required.例文帳に追加

読み出しによるデータの破壊がなく、読み出し用の選択トランジスタが不要で、かつ書き込み消去のための素子分離も不要な不揮発な半導体記憶装置とその駆動方法を提供する。 - 特許庁

To increase a degree of integration, a bias line may be substituted by a read word line of other row, the memory cells may be connected in series to be a NAND structure, and the read word line and the write word line may be shared.例文帳に追加

集積度を高めるために、バイアス線を他行の読み出しワード線で代用したり、記憶セルを直列に接続し、ＮＡＮＤ構造とし、読み出しワード線と書き込みワード線を共用してもよい。 - 特許庁

In a field memory 10, read/write is performed in field units, the data of the previous field are read from a selection region with an address value adr in 1 access cycle, and the data of the next field are written there.例文帳に追加

フィールドメモリ１０では、読出し／書込みをフィールド単位で行い、１アクセスサイクルで、アドレス値ａｄｒによる選択領域から前フィールドのデータを読出し、そこに次フィールドのデータを書込む。 - 特許庁

To prevent read cache data from being partially invalidated in the case that address on a disk medium overlaps as for the write data newly stored in a buffer memory and the already stored read cache data.例文帳に追加

バッファメモリに新たに格納されたライトデータと既に格納されているリードキャッシュデータとの間にディスク媒体上でのアドレスの重なりがある場合、当該リードキャッシュデータが部分的に無効になるのを避ける。 - 特許庁

In a semiconductor memory, there are provided: a voltage control circuit for supplying low voltage or high voltage to a word line selected for write or read; and an input/output control circuit for performing a single time data write or read to a plurality of memory cells corresponding to a selected word line.例文帳に追加

半導体記憶装置において、データ書込または読出に選択された選択ワード線に対して、低電圧または高電圧を供給する電圧制御回路を設け、選択ワード線に対応する複数のメモリセルを対象として、１回のデータの書込または読出を実行する入出力制御回路をさらに設ける。 - 特許庁

The semiconductor memory apparatus includes a storage unit that stores write data or read data output from a memory cell block and outputs read data according to an output control signal, and a control unit that generates the output control signal at different timings according to whether a write training signal is activated.例文帳に追加

本発明は、ライトデータ又はメモリセルブロックから出力されるリードデータを保存した後、出力制御信号によって出力する保存手段と、ライトトレーニング信号が活性化したか否かにより、前記出力制御信号を互いに異なるタイミングで発生させる制御手段とを備えることを特徴とする。 - 特許庁

A control part 8 monitors the timing of a write operation and a read operation of a video signal, shifts the timing of a read operation by a prescribed time within one frame when the read operation overtakes a write operation or is overtaken and also controls a read video signal to shift about the prescribed time interval in a line memory 7.例文帳に追加

制御部を、映像信号の書き込み動作および読み出し動作のタイミングを監視し、読み出し動作が書き込み動作を追い越しまたは追い越される場合、読み出し動作のタイミングを１フレーム内で所定時間前後に飛ばすとともに、読み出した映像信号をラインメモリにて所定時間前後に飛ばすように制御するように構成したものである。 - 特許庁

Further, a writable memory is provided which can operate at a higher speed than a read only memory, defines one read only region is defined therein, and allows write access to that read only region only from the secure domain and read access to the read only region only from the non-secure domain to thereby use a high-speed writable memory, providing the data processing apparatus with ensured security.例文帳に追加

更に読み取り専用メモリよりも高速で動作可能な書き込み可能メモリを用意し、その中に読み取り専用範囲を定義し、この読み取り専用範囲への書き込みアクセスは安全確保領域からのみに制限し、非安全確保領域からのアクセスは読み取りのみに制限することにより、高速な書き込み可能メモリを使用して、かつ安全も確保されたデータ処理装置を提供する。 - 特許庁

For example, a nonvolatile memory of high rewriting resistance is allocated to the write cache, while a nonvolatile memory of low rewriting resistance is allocated to the read cache, and the data management tables in the caches are stored in the nonvolatile memory of high rewriting resistance.例文帳に追加

例えば、ライトキャッシュに書き換え耐性の高い不揮発性メモリを、リードキャッシュに書き換え耐性の低い不揮発性メモリを割り当て、それらのキャッシュにおけるデータの管理テーブルを書き換え耐性の高い不揮発性メモリに記憶する。 - 特許庁

The semiconductor nonvolatile memory such as an EPROM includes: a memory array section 2; a plurality of memory areas 3A, 3B; a sequence circuit 5; write-in/read-out sections 4B, 7, 16, 17, 18; latch circuits 8A, 8B; and selection driving sections 9, 10, 11, 14, 15.例文帳に追加

EPROM等の半導体不揮発性メモリは、メモリアレイ部２と、複数のメモリ領域３Ａ，３Ｂと、シーケンス回路５と、書き込み読み出し部４Ｂ，７，１６，１７，１８と、ラッチ回路８Ａ，８Ｂと、選択駆動部９，１０，１１，１４，１５とを備えている。 - 特許庁