「Read Write Memory」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

This storage device consists in returning 0 as data without reading any data from a magnetic storage medium in accordance with the value of a bit map memory in response to a read request from a computer, and writing data in the magnetic storage medium in response to a write request, and changing the value of the bit map memory.例文帳に追加

計算機からのリード要求に対して、ビットマップメモリの値により、磁気記憶媒体からデータを読み出すことなく０をデータとして返し、ライト要求を受けると磁気記憶媒体にライトデータを書き込み、ビットマップメモリの値を変更する。 - 特許庁

The output rate controller controls the output rate by referencing the difference data between the write address and the read address in the memory and can make stabilized data transfer without overflowing or underflowing even when the memory capacity is small.例文帳に追加

また、出力レート制御装置は、メモリへの書き込みアドレスと読み出しアドレスの差分データを参照することにより出力レートを制御し、メモリの容量が小さい場合でも、オーバーフローやアンダーフローを起こすことが無く、安定したデータ転送が行える。 - 特許庁

The row address latch includes a first stage configured to latch a row address for a memory read or write operation, and a second stage configured to latch a row address for a memory bank auto-refresh.例文帳に追加

上記行アドレスラッチ部は、メモリの読み出し動作または書き込み動作を行うための行アドレスをラッチするように構成された第１の段と、メモリバンクを自動リフレッシュするための行アドレスをラッチするように構成された第２の段とを含む。 - 特許庁

The transfer conciliator performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to transfer requests from the first and the second data transfer controllers.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対してバッファメモリに対する書き込み方向の転送と前記バッファメモリに対する読み出し方向の転送とを時分割制御する。 - 特許庁

An interface circuit 4 is used for controlling access from a first CPU 1 and a second CPU 2 to a memory 3 and enables execution of simultaneous read/write access fro the first CPU 1 and the second CPU 2 to the memory 3.例文帳に追加

インターフェース回路４は、第１のＣＰＵ１および第２のＣＰＵ２からのメモリ３へのアクセスを制御するための回路であり、第１のＣＰＵ１および第２のＣＰＵ２からメモリ３に同時にリード・ライトアクセスを実行することを可能とする。 - 特許庁

To surely write the latest data back to an electrically erasable programmable read only memory(EEPROM) without affecting control at the time of copying data from the EEPROM to a random access memory(RAM) and controlling a prescribed controlled system.例文帳に追加

ＥＥＰＲＯＭ（書換可能な不揮発性メモリ）からＲＡＭ（読書き可能な揮発性メモリ）にデータを書写し所定の制御対象を制御する際、その制御に影響を与えることなくＥＥＰＲＯＭに最新のデータを確実に書戻すこと。 - 特許庁

When a chip selection signal CS2B is activated, the memory circuit section 110B performs the read or write operation via the data input/output terminal UDQ based on the address signal ADD regardless of the operation of the memory circuit section 110A.例文帳に追加

メモリ回路部１１０Ｂは、チップ選択信号ＣＳ２Ｂが活性化されると、メモリ回路部１１０Ａの動作とは無関係にアドレス信号ＡＤＤに基づいてデータ入出力端子ＵＤＱを介したリード動作又はライト動作を行う。 - 特許庁

The circuit for counting the number of times of rewrite operation comprising an EEPROM cell gate voltage generating circuit 44 for memory, n write/read circuits 15-17, and n EEPROM cells 41-43 for memory counts rewrite operation of a flash type EEPROM and stores the count.例文帳に追加

記憶用ＥＥＰＲＯＭセルゲート電圧生成回路４４と、ｎ個の書き込み読み出し回路１５〜１７と、ｎ個の記憶用ＥＥＰＲＯＭセル４１〜４３とを有し、フラッシュ型ＥＥＰＲＯＭの書き換え回数を計数し、その計数値を記憶する。 - 特許庁

Write-in data TD of a memory block is compared with read-out data RDB by a comparing circuit provided in a self-test circuit, discrimination of a normal/defective state of the memory cell array is performed by a discriminating circuit based on compared results SG0-SGN of the comparing circuit 13.例文帳に追加

自己テスト回路に設けた比較回路１３で、メモリブロックの書き込みデータＴＤと、読み出しデータＲＤＢとを比較し、比較回路１３の比較結果ＳＧ０〜ＳＧＮに基づいて当該メモリセルアレイの良否判定を判定回路で行う。 - 特許庁

To improve the problem of power consumption caused by the number of read/write accesses to an image memory and the problem of processing efficiency to realize real-time image processing of image data when reading/writing data from/to the image memory to execute prescribed image processing.例文帳に追加

画像メモリに対して読み書きしながら所定の画像処理を実行する場合に、画像メモリに対する読み書きのアクセス数に起因する消費電力の問題と、処理効率の問題とを改善して、画像データのリアルタイム画像処理を実現する。 - 特許庁

The semiconductor memory device is provided with a control unit for disabling operation of a delay circuit at the time of read-out in the semiconductor memory element including the delay circuit for delaying respectively a bank address signal and a column address signal at the time of write-in.例文帳に追加

半導体メモリ装置は、書込みの際にバンクアドレス信号とコラムアドレス信号をそれぞれ遅延させるための遅延回路を含む半導体メモリ素子において、読出しの際に前記遅延回路の動作をディスエーブルさせるための制御部を備えてなる。 - 特許庁

An X-Mobile Card (card) 240, being a storage that can be connected to a terminal, comprises memories (buffers 1610-1630) for storing the data from the outside; a nonvolatile memory (a region in a flush memory chip 230); and a controller for controlling read and write of the data to them.例文帳に追加

端末に接続可能な記憶装置であるX-Mobile Card（カード）２４０は、外部からのデータを格納するメモリ（バッファ１６１０〜１６３０）と、不揮発性メモリ（フラッシュメモリチップ２３０内の領域）と、それらへのデータ読み書きを制御するコントローラとを備える。 - 特許庁

External data of (n) bits inputted from the outside is expanded by simultaneous write-in circuit 12, it is made to (m) bits (m>n) and supplied to a semiconductor memory 2, a coincidence discriminated result of data is outputted in read-out from the semiconductor memory 2.例文帳に追加

外部から入力されたｎビットの外部データを同時書込回路１２で拡張してｍ（＞ｎ）ビットとして半導体メモリ２に供給し、半導体メモリ２からの読出しにおいてはデータの一致判定結果を出力するようにしたものである。 - 特許庁

A buffer control unit 44 controls a write position in writing the received data in the ring memory buffer 32 based on a first clock and controls a read position of data to be transmitted from the ring memory buffer 32 based on a second clock different from the first clock.例文帳に追加

バッファ制御部４４は、受信したデータをリングメモリバッファ３２に書き込む際の書き込み位置を第１クロックを基に制御し、かつリングメモリバッファ３２から送信すべきデータの読み出し位置を第１クロックと別の第２クロックを基に制御する。 - 特許庁

The semiconductor integrated circuit for display control includes: a memory cell array ARY capable of storing display data; peripheral circuits 100-1, 101-1, 102-1, 103-1 capable of writing and reading the display data; and a control circuit capable of controlling read/write operation of the memory cell array.例文帳に追加

表示データを記憶可能なメモリセルアレイ（ＡＲＹ）と、表示データの書込み及び読出しを可能とする周辺回路（１００−１，１０１−１，１０２−１，１０３−１）と、上記メモリセルアレイのリード・ライト動作を制御可能な制御回路とを設ける。 - 特許庁

When a read or write command is received from an LBA range that includes the defective sector's LBA, the defective sector is skipped while the whole LBA range of the command is processed and the user data for the defective sector's LBA is read from or written to the mapped memory space in the nonvolatile memory.例文帳に追加

読取りまたは書込みコマンドが、欠陥セクタのＬＢＡを含むＬＢＡ範囲に対して受け取られると、欠陥セクタが読み飛ばされる一方、コマンドのＬＢＡ範囲全体が処理され、欠陥セクタのＬＢＡに対するユーザデータは、不揮発性メモリ内のマッピングされたメモリ空間から読み取られるか、またはそこに書き込まれる。 - 特許庁

At this time, the data allocation part 12 divides the subdata of each piece of data into two and makes 1st and 2nd successive addresses of a memory chip 14 hold them divisionally in the data write mode, and combines them together and output the pieces of subdata read out of the 1st and 2nd addresses of the memory chip 14 in the data read mode.例文帳に追加

その際、データ割付部１２は、データ書き込み時には、各データのサブデータを２つに分割してメモリチップ１４の連続する第１および第２のアドレスに分けて保持させ、データ読み出し時には、メモリチップ１４の第１および第２のアドレスから読み出した各サブデータより各データを合成して出力する。 - 特許庁

The data delay method uses a write address generated while shifting a prescribed address from a prescribed initial value in a prescribed direction in the case of writing data to a memory conducing data write and read through the address designation and uses a read address generated by shifting an address corresponding to a prescribed offset from the write address used finally in a direction reverse to the prescribed direction in the case of reading data from the memory.例文帳に追加

本発明のデータ遅延方法は、アドレスを指定されることによりデータの書き込み動作および読み出し動作を行うメモリにデータを書き込む際には所定の初期値から所定アドレス所定の方向にずらしながら生成したライトアドレスを使用し、メモリからデータを読み出す際には最後に使用したライトアドレスから所定のオフセットに対応するアドレスを所定の方向とは逆の方向にずらすことによって生成したリードアドレスを使用するものである。 - 特許庁

Such a free core system is realized that read-out of data can be performed for a memory cell in a core being not selected while write-in/erasion of data is performed for a selected core by a core selecting means.例文帳に追加

コア選択手段により選択されたコアに対してデータ書込み／消去を行っている間に、選択されていないコア内のメモリセルに対してデータ読出しを可能とするフリーコア方式を実現した。 - 特許庁

A circuit part 31 of a HDD 30 is provided with a read/write section 36, a data buffer section 37, an error detecting section 33, an error correcting section 34, a data processing section 35 constituted by using a CPU, and a nonvolatile memory 38.例文帳に追加

ＨＤＤ30の回路部分31は、リード／ライト部36と、データバッファ部37と、エラー検出部33と、エラー訂正部34と、ＣＰＵを用いて構成されたデータ処理部35と、不揮発性メモリ38とを具備している。 - 特許庁

To provide a synchronous type semiconductor memory having a data transmission circuit allowing the burst length to be changed and the write and read operation to be changed according to the change of the operation system for writing input data and reading output data.例文帳に追加

バースト長の変更ができ、入力データの書込み及び出力データの読出動作方式の変化により書込み読出動作が変更可能なデータ伝送回路を有する半導体メモリ装置。 - 特許庁

To provide a DRAM refreshing system with which reduction of opera tion efficiency of a central processing unit can be prevented by preventing access for write-in or read-out during refreshing of a dynamic random access memory(DRAM).例文帳に追加

ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のリフレッシュ中に書き込み又は読み出しのためのアクセスを避け、中央処理ユニットの動作効率の低下を避けることが可能なＤＲＡＭリフレッシュ方式を提供する。 - 特許庁

In addition, the stabilization materials 55 and 56 provides isolation at peripheries of the layers 50-54 to prevent electrical coupling to a conductor to be used for providing a read and write access to the magnetic memory cell 40.例文帳に追加

また、安定化材料５５および５６は、層５０〜５４の縁の絶縁を提供し、磁気メモリ・セル４０に対する読み書きアクセスを提供するために使用される導体への電気的結合を防ぐ。 - 特許庁

On the basis of the input voltage obtained in the logarithmic characteristic shut regulator 31 and the fixed voltage obtained from the series regulator 32, read/write operation of data is performed between a nonvolatile memory 6 and an external device.例文帳に追加

対数特性シャントレギュレータ３１で得られた入力電圧と、シリーズレギュレータ３２から得られる一定電圧とを基に、不揮発性メモリ６と外部装置との間でデータの読出し／書込み動作を行う。 - 特許庁

A control means 29 transforms a read output image by an output image reading means 22 to image data, and compares the image data with the write data stored in the memory means 28.例文帳に追加

制御手段２９は、出力画像読取手段２２により読み取られた出力画像を画像データに変換するとともに、記憶手段２８に記憶されている書き込みデータとの比較を行う。 - 特許庁

Also, an internal write-in signal WEi of a L level is inputted to the voltage supply circuit 72 at the time of read-out of data, and voltage VCC is supplied to a memory cell by a P channel MOS transistor 720.例文帳に追加

また、電圧供給回路７２は、データの読出し時、Ｌレベルの内部書込信号ＷＥｉが入力され、ＰチャネルＭＯＳトランジスタ７２０によって電圧ＶＣＣがメモリセルへ供給される。 - 特許庁

A counter constituting a read-out bank flag 4 and a write-in bank flag 5 is made a ring counter and this ring counter is constituted so that only 1 bit is made '1' out of plural bits constituting a memory bank.例文帳に追加

読み出しバンクフラグ４と書き込みバンクフラグ５とを構成するカウンタをリングカウンタとし、このリングカウンタをメモリバンクを構成する複数ビットのうち、１ビットのみを“１”とするように構成する。 - 特許庁

In the state in which the tape cartridge C is loaded via the loading port 11, an antenna 13 for transmitting/receiving read and write signals is placed on the door part faced to the memory cartridge M of the tape cartridge C.例文帳に追加

テープカートリッジＣを装填口１１を介して装填した状態において、テープカートリッジＣのメモリーカートリッジＭと正対するドア部分に、読み書き信号を送受するためのアンテナ１３が配設されている。 - 特許庁

An arbitration circuit 108 is configured to accept a read/write request from a master 101 such as a CPU for which low latency is required with a fixed interval so that the master 101 can perform memory access with low latency.例文帳に追加

調停回路１０８は、低レイテンシが求められるＣＰＵ等のマスタ１０１からのリードライト要求を一定間隔で受け付けることで、マスタ１０１が低レイテンシでメモリアクセスを行う。 - 特許庁

When a first parity code of read-out data is different from a first parity code of write-in data, it is found that one memory cell in which two bits data are both errors exists.例文帳に追加

読み出しデータの第１パリティ符号が、書き込みデータの第１パリティ符号と全て異なるときに、記憶している２ビットのデータがともに誤りであるメモリセルが一つ存在することが検出される。 - 特許庁

To execute a read or write operation from/to a register of a memory or I/O device at a much more flexible timing by setting a start point for interrupt processing for operation analysis and debug processing or the like.例文帳に追加

動作解析、デバッグ処理等のための割り込み処理に対する開始ポイントを設定して、メモリあるいはI/Oデバイスのレジスタに対してリードあるいはライトをより柔軟なタイミングで実行可能とする。 - 特許庁

Inversion layers of the opposite conductive type to that of the semiconductor substrate are formed in regions of the semiconductor substrate around and between the trench gates during write operations and read operations of the memory cells.例文帳に追加

メモリセルの書き込み動作及び読み出し動作のとき、トレンチゲートの周囲及び間の前記半導体基板の領域に、前記半導体基板とは逆導電型の反転層が形成される。 - 特許庁

To provide a nonvolatile semiconductor memory device which can write multi-values securing a read margin and having high reliability without being influenced by variation of devices and without being deteriorated in a program speed.例文帳に追加

デバイスのばらつきに影響されることなくかつプログラムスピードを劣化させることなく、読み出しマージンが確保できる信頼性の高い多値書き込みができる不揮発性半導体メモリ装置を提供する。 - 特許庁

To provide an image forming apparatus with which a write/read command corresponding to the different configuration data of a plurality of machine types can be transmitted without changing setting of a memory communication control part, and an image forming method.例文帳に追加

メモリ通信制御部の設定変更なしに複数機種の異なるコンフィグレーションデータに応じた書込み／読出しコマンドを発信できる画像形成装置および画像形成方法を提供できる。 - 特許庁

A file memory control starting part 123 started from a hard order execution control part 122 outputs a leading address, the number of words (word counter) and instructions ('read' or 'write' instructions) to a file access control part 241.例文帳に追加

ハードオーダ実行制御部１２２から起動されたファイルメモリ制御起動部１２３は、ファイルアクセス制御部２４１に対し、先頭アドレス、ワード数（ワードカウンタ）、命令（読み出し或いは書き込み命令）を出力する。 - 特許庁

A memory section which can read and write data used for implementing the software program using an access scheme different from a scheme for accessing the recording area is provided separately from the recording area.例文帳に追加

ソフトウエアプログラムの実行時に用いられるデータの読み出しおよび書き込みが前記記録エリアに対するアクセス方式とは異なるアクセス方式で可能なメモリ手段が、前記記録エリアとは別個に設けられる。 - 特許庁

When a write instruction/read instruction is outputted from a host computer 101, a host adapter part 133 performs access through a high speed switching hub 117 to a cash memory part 131, and performs temporary writing/reading.例文帳に追加

ホストコンピュータ１０１からライト命令／リード命令が出されると、ホストアダプタ部１３３は、高速スイッチングハブ１１７を介してキャッシュメモリ部１３１へアクセスし、一時的な書き込み／読み出しを行う。 - 特許庁

Even if an time interval between write operation and verification read operation is shortened, a sensing margin is secured, and a memory speed is improved by a bias method of the clamp circuit.例文帳に追加

上述のクランプ回路のバイアス方法によって、書き込み動作と検証読み出し動作間の時間間隔を減らしてもセンシングマージンを確保することができてメモリ速度を高めることができる。 - 特許庁

This processing is to forcedly store a read detected value before the power-off in a memory area 1600, and when the power is recovered, processing is resumed at a detected value write processing at step S1520.例文帳に追加

この処理は電断前のリード検出値を記憶エリア１６００に強制的に格納する処理であり、電源が復旧された場合には、ステップＳ１５２０の検出値ライト処理から処理を継続する。 - 特許庁

To provide a semiconductor recording device capable of achieving both error resistance and transfer performance in write and read by an optimum iterated code constitution in a NAND type flash memory.例文帳に追加

ＮＡＮＤ型フラッシュメモリにおける最適な積符号構成により、誤り耐性と、ライトおよびリードにおける転送性能を両立できる半導体記録装置を提供することを目的とする。 - 特許庁

Thereafter, during operation of an LSI, a write-in/read-out circuit 13 of the memory data measures a forward voltage VF2 obtained when the constant current I1 is made to flow through the PN junction diode of the PNP transistor 11.例文帳に追加

その後ＬＳＩの動作時に、メモリデータの書き込み／読出し回路１３は、ＰＮＰトランジスタ１１のＰＮ接合ダイオードに定電流Ｉ１を流したときの順方向電圧ＶＦ２を測定する。 - 特許庁

An interpolation circuit 14 writes a video signal to a frame memory 15 synchronously with the write system clock from the PLL circuit 13 and reads the video signal synchronously with the read system clock from the multiplier circuit 33.例文帳に追加

補間回路１４は、PLL回路１３からの書き込み系クロックに同期して、映像信号をフレームメモリ１５に書き込み、逓倍回路３３からの読み出し系クロックに同期して、その映像信号を読み出す。 - 特許庁

To obtain a semiconductor memory device which can perform data read and data write operations in accordance with various address allocations and keep its circuit area and wiring region reduced respectively.例文帳に追加

様々なアドレス割り付けに応じたデータ読み出し及びデータ書き込みを行うことができると共に、回路面積と配線領域をそれぞれ減少させることができる半導体記憶装置を得る。 - 特許庁

To provide an image forming device capable of suitably and inexpensively reducing radiation noise produced by a read/write circuit board exchanging communication information with a memory provided in a toner cartridge.例文帳に追加

トナーカートリッジに設けられたメモリーと通信情報を交換するリード／ライト回路基板から発生する放射ノイズを、好適に、しかも低コストにて低減することのできる画像形成装置を提供する。 - 特許庁

To provide a nonvolatile semiconductor storage device from which data can be read out accurately, which has a superior charge holding characteristic and a superior rewriting endurance, and in which no write is made with a nonselected memory cell transistor.例文帳に追加

データを正確に読出すことができ、電荷保持特性および書換耐性に優れ、かつ非選択のメモリセルトランジスタで書込が行なわれない不揮発性半導体記憶装置を提供する。 - 特許庁