「Read Write Memory」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

Based on the output results from an input sync detecting means 11 and an output sync generating means 13, a control means 14 controls a memory means 12 to write/read a sequential scan image signal into/from the memory 12.例文帳に追加

制御手段１４は、入力同期検出手段１１および出力同期発生手段１３からの出力結果に基づき、メモリ手段１２を制御して、順次走査画像信号をメモリ１２への書き込みおよび読み出しを行う。 - 特許庁

To allow data read-write from a wireless device for a memory card always and normally even after a terminal device has written data into the memory card, in a relay device or a storage device composing a storage system.例文帳に追加

記憶システムを構成する中継装置或いは記憶装置において、端末装置がメモリカードにデータを書き込んだ後も、このメモリカードに対する無線装置からのデータの読み書きを常に正常に行なえるようにすること。 - 特許庁

The semiconductor device is constituted by a memory cell that includes a wide gap semiconductor, for example an oxide semiconductor, and the memory cell comprises a write transistor, a read transistor, and a selection transistor.例文帳に追加

ワイドギャップ半導体、例えば酸化物半導体を含むメモリセルを用いて構成された半導体装置であって、メモリセルに書き込み用のトランジスタ、読み出し用のトランジスタおよび選択用のトランジスタを備えた半導体装置とする。 - 特許庁

The turbo decoding device 100 includes: a memory unit 101 that stores data in an interleaving process performed in a process of decoding a coded signal encoded with a turbo code; and an access unit 102 that accesses the memory unit to read and write the data.例文帳に追加

ターボ復号装置は、ターボ符号により符号化された符号化信号を復号する過程で行われるインターリーブ処理に際してデータを記憶するメモリ部と、メモリ部にアクセスしてデータを読み書きするアクセス部とを有する。 - 特許庁

To provide a nonvolatile memory circuit and a nonvolatile memory device capable of maintaining data storage at interruption of power and optimally carrying out data write/read.例文帳に追加

電源電圧を印加しなくてもデータを記憶できる不揮発性メモリ回路及び不揮発性メモリ装置に関し、書き込み・読み出しを最適に行なえる不揮発性メモリ回路及び不揮発性メモリ装置を提供することを目的とする。 - 特許庁

To reduce a processing step in a digital signal processor(DSP) for forming system switching processing of acoustic signal data by mapping the acoustic signal data to the external memory of the DSP by systems and arbitrarily performing write and read to the memory.例文帳に追加

ＤＳＰの外付けメモリに対して、音響信号データを系統別にマッピングし、メモリへの書込みと読み出しを任意に行うことで、音響信号データの系統切換処理を形成するＤＳＰ内の処理ステップを削減する。 - 特許庁

The connector 14a is electrically connected to the bus of the host system, and the memory controller 3 controls accessing to the flash memory 2 based on a write instruction or a read instruction imparted from the bus through the connector 14a.例文帳に追加

コネクタ１４ａは、ホストシステムの持つバスに電気的に接続され、コネクタ１４ａを介してそのバスから与えられる書込み命令若しくは読出し命令に基づいてメモリコントローラ３がフラッシュメモリ２に対するアクセスを制御する。 - 特許庁

The semiconductor device is provided with a memory cell 10, a read/write sense amplifier 11, a refresh sense amplifier 12 and a control circuit 14 which prevents a case where the memory cell 10, the amplifier 11 and the amplifier 12 are connected together at the same time.例文帳に追加

メモリセル１０と、リード／ライト用センスアンプ１１と、リフレッシュ用センスアンプ１２と、メモリセル１０とリード／ライト用センスアンプ１１及びリフレッシュ用センスアンプ１２とを同時に接続しないように制御する制御回路１４とを具備する。 - 特許庁

To provide a printer in which a plotting instruction can be processed at high rate by saving the plotting of a figure into a memory under predetermined conditions thereby decreasing the number of read/write times of a memory in the graphic process.例文帳に追加

一定条件で図形のメモリへの描画を省略することにより、図形描画処理であるメモリのｒｅａｄとｗｒｉｔｅの回数を減らし描画命令の高速処理を図ることができるプリンタ装置を提供すること。 - 特許庁

A write bit line WBL and a read bit line RBL are separately disposed in a memory cell MC, and a source line SL to which the memory cell is connected is constituted of the source impurity area 3 of the same conductive type as that of a substrate area.例文帳に追加

メモリセル（ＭＣ）に対し、書込ビット線（ＷＢＬ）および読出ビット線（ＲＢＬ）をそれぞれ別々に設け、またメモリセルの接続するソース線（ＳＬ）を、基板領域と同一導電型のソース不純物領域（３）で形成する。 - 特許庁

Thus, even when the PC card type memory 23 is used to the limit and the write operation can not be performed, since a facsimile equipment 1 itself does not become inoperable, the read operation from the PC card type memory 23 is executed.例文帳に追加

このため、ＰＣカード型メモリ２３が寿命となり、書き込み動作ができなくなっても、ファクシミリ装置１自体が動作不能に陥ることがないため、ＰＣカード型メモリ２３からの読み出し動作は実行することができる。 - 特許庁

Then, the storage device changes the whole values of the bit map memory in response to a data erasure request, and returns 0 as data without reading any data from the magnetic storage medium in response to the read request until the value of the bit map memory is changed in response to the write request.例文帳に追加

データ消去要求を受けると全ビットマップメモリの値を変更して、ライト要求によりビットマップメモリの値が変更されるまで、リード要求に対して磁気記憶媒体からデータを読み出すことなく０をデータとして返す。 - 特許庁

The printer controller 100 can switch the external bus 400 to be used for data write to the nonvolatile memory 103, data read from the nonvolatile memory 103, or transmission of the print data to the PWM 104.例文帳に追加

プリンタコントローラ１００は、外部バス４００を、不揮発性メモリ１０３へのデータの書き込み、不揮発メモリ１０３からのデータの読み込み、及び、ＰＷＭ１０４への印刷データの送出、のいずれに用いるかを切り替えることができる。 - 特許庁

To provide a memory card and a host apparatus in which a specific host apparatus permits to write, read and erase data in a memory card, while the other host apparatuses prohibit the writing and reading of the data and permit the reading of the data.例文帳に追加

特定のホスト機器ではメモリカード内のデータの書き込み、読み出し、及び消去が許可され、その他のホスト機器ではデータの書き込み及び消去が禁止され、データの読み出しのみが許可されるメモリカード及びホスト機器を提供する。 - 特許庁

The hybrid controller 14 has a control function for performing write/read control for the HDA 11 and the flash memory 12 individually, and for recording one large-volume data separately in the HDA 11 and the flash memory 12.例文帳に追加

ハイブリッドコントローラ１４は、ＨＤＡ１１やフラッシュメモリ１２に対する書き込み／読み出し制御を個別に行う他、ＨＤＡ１１及びフラッシュメモリ１２に一つの大容量データを分割記録するための制御機能を備えている。 - 特許庁

When a write request of data is newly generated, an ODU 203 of a drive device 200 reads the existing data which is already written in a target sector from an optical disk according to control of a CPU 205 and stores the read data in a memory.例文帳に追加

新たにデータの書き込み要求（Write要求）が発生すると、ドライブ装置２００のＯＤＵ２０３は、ＣＰＵ２０５の制御に応じ、光ディスクから対象セクタに既に書かれている既存データを読み出し、その読み出しデータをメモリに保存しておく。 - 特許庁

The data transfer device 30 performs read processing for reading from the image memory 10 respective pixel data specified by the coordinates, in the column direction and in the row direction, calculated by the CPU 20 and transferring the read pixel data to a buffer memory 40, and write processing for transferring the pixel data stored in the buffer memory 40 to the image memory 10 as pixel data constituting the second image.例文帳に追加

データ転送装置３０は、ＣＰＵ２０が計算した列方向の座標及び行方向の座標により特定される各画素データを画像メモリ１０から読み出してバッファメモリ４０に転送する読み出し処理と、バッファメモリ４０に格納された画素データを第２の画像を構成する画素データとして画像メモリ１０に転送する書き込み処理を行う。 - 特許庁

The image formation device has a rewritable first memory connected to the microprocessor through the bus and a second memory controlled by electromagnetic coupling with a read write unit, and the microprocessor operates based on a transfer means that transfers the data stored in the second memory to the first memory and the first memory rewritten with the transfer means.例文帳に追加

マイクロプロセッサにバス接続された書き換え可能な第１のメモリと、リードライトユニットとの電磁結合により制御される第２のメモリを備え、前記第２のメモリに記憶されたデータを前記第１のメモリに転送する転送手段と、前記転送手段によって書き換えられた前記第１のメモリに基づいて前記マイクロプロセッサが動作する。 - 特許庁

By transmitting the same data as the data recorded in the authentication data storage area 170 to the information recording equipment 130 from the external equipment 100, the information recording equipment 130 permits all the read and write request accesses to the nonvolatile memory 160 from the external equipment 100 to allow read and write of the contents.例文帳に追加

また、認証データ記憶領域１７０に記録されているデータと同一のデータを外部機器１００から情報記録機器１３０に送信することで、情報記録機器１３０は、外部機器１００からの不揮発性メモリ１６０へのリードおよびライト要求アクセスをすべて許可し、内容のリードおよびライトを可能とする。 - 特許庁

To provide a nonvolatile semiconductor memory device which, if a request for a read or write operation is generated during erase operation, enables the read or write operation to be performed in a short time after generation of the request, and can prevent an over-erased state from being generated after the erase operation is resumed.例文帳に追加

本実施形態は、消去動作中に読み出し又は書き込み動作要求が発生した場合、要求発生から短時間で読み出し又は書き込み動作を実行することが可能であり、しかも、消去動作再開後、過消去状態の発生を防止可能な不揮発性半導体記憶装置を提供する。 - 特許庁

In a method and buffer device 100 for data stream transformation, a buffer memory 1 is configured into addressable locations for writing an input data stream therein, a label memory 2 is used for storing write and read label positions, and a buffer controller 3 is connected to the buffer memory 1 and the label memory 2.例文帳に追加

データストリーム変換のための方法及びバッファ装置１００において、バッファメモリ１には入力データストリームを書き込むためのアドレス指定可能位置が構成され、ラベルメモリ２は書き込みラベル位置及び読み取りラベル位置を記憶するために使用され、バッファコントローラ３はバッファメモリ１とラベルメモリ２とに接続される。 - 特許庁

Namely, the image data is read from one image memory while write to the other image memory is performed, input in one image memory and output from the other image memory are simultaneously performed without interfering each other and the productivity of the entire image forming device is enhanced.例文帳に追加

すなわち、１つの画像メモリへの書き込みを行っている間に、他の画像メモリから画像データの読出しを行うことができ、一つの画像メモリへの入力と、他の画像メモリからの出力とが、互いに干渉することなく、同時に行うことができ、画像形成装置全体の生産性が向上する。 - 特許庁

The memory includes a circuit 800 as the directed auto-refresh memory bank selecting part configured to simultaneously select a first of the at least two memory banks for read or write operation and a second of the at least two memory banks for directed auto-refresh.例文帳に追加

上記メモリは、上記少なくとも２つの各メモリバンクの内における、読み出し書き込み動作のための第１のメモリバンクと、上記少なくとも２つの各メモリバンクの内における、指定自動リフレッシュのための第２のメモリバンクとを同時に選択するように構成された、指定自動リフレッシュメモリバンク選択部としての回路８００を含んでいる。 - 特許庁

In the nonvolatile memory incorporating a memory element for which data read/write can be executed electrically by a control signal supplied through a plurality of terminals, a switch means is constituted on a connection wire for supplying a predetermined control signal from a memory element control terminal of a connector side connector to the memory element.例文帳に追加

複数の端子を介して供給される制御信号によって電気的にデータの読み出しと書き込みとが実行可能なメモリ素子を搭載した不揮発性メモリにおいて、メモリ側コネクタのメモリ素子制御端子から上記メモリ素子に所定の制御信号を供給する接続線上にスイッチ手段を構成する。 - 特許庁

In the case that the write data from a host are stored in the write buffer area 221 of the buffer memory 22, a CPU 25 judges whether or not the address on the disk medium 11 overlaps as for the write data and the read cache data already stored per a segment unit in a read buffer area 222 corresponding to a pertinent segment management block on a buffer management table 270 for each segment unit.例文帳に追加

ＣＰＵ２５は、ホストからのライトデータがバッファメモリ２２のライトバッファ領域２２１に格納された場合、そのライトデータと、リードバッファ領域２２２にセグメント単位で既に格納されているリードキャッシュデータとの間にディスク媒体１１上でのアドレスの重なりがあるか否かを、当該セグメント単位で、バッファ管理テーブル２７０上の該当するセグメント管理ブロックに従って判定する。 - 特許庁

The semiconductor memory device includes a scrambler configured to output a control signal enabled when an address is an address for accessing a memory cell of a complementary bit line, a write selector configured to selectively transmit data of a write path in response to the control signal, and a read selector configured to selectively transmit data of a read path in response to the control signal.例文帳に追加

本発明に係る半導体メモリ装置は、アドレスが相補ビットラインのメモリセルにアクセスしようとするアドレスである場合、イネーブルされる制御信号を出力するスクランブル部と、前記制御信号に応じて書き込み経路のデータを選択的に伝送する書き込み選択部と、前記制御信号に応じて読み取り経路のデータを選択的に伝送する読み取り選択部とを備える。 - 特許庁

A first arithmetic circuit performs data read from the memory by the first address signal, a second arithmetic circuit performs data read from the memory by the second address signal to thereby parallelly perform first and second operations, sequentially write the data subjected to the operation in the memory.例文帳に追加

そして、第１のアドレス信号によりメモリから読み出したデータを第１の演算回路で演算処理し、また第２のアドレス信号によりメモリから読み出されたデータを第２の演算回路で演算処理することで、第１及び第２の演算処理を並列に行い、当該演算が終了したデータを順次、前記メモリに書き込むことを特徴とする。 - 特許庁

Designated by 91 is a memory arbiter I/F, which arbitrates requests of image read processing of the image processing apparatus, read processing of grating point data, and write processing after the processing above to a memory arbiter, transfers image data to a color conversion processing apparatus 92, and transfers the image after being subjected to half-tone processing by a half-tone processing apparatus 93 to the memory arbiter.例文帳に追加

９１はメモリアービターＩ／Ｆであり、画像処理装置の画像読み込み処理と、格子点データの読み込み処理と処理後画像の書き込み処理のメモリアービターへの要求の調停を行い、９２の色変換処理装置へ画像データを、転送し、９３のハーフトーン処理装置によるハーフトーン処理後の画像をメモリアービターへ転送する。 - 特許庁

A write once read many (WORM) magnetic tape system 100 is provided with a tape cartridge 300 housing a length of magnetic tape 301 suitable for recording and storing electronic data and an electronic memory device 303, and a tape drive 11 for receiving the tape cartridge and reading the memory device, and the drive is operated only in the WORM mode corresponding to information read from the memory device.例文帳に追加

電子データを記録し記憶するのに適した長い磁気テープ３０１と電子メモリデバイス３０３とを含むテープ・カートリッジ３００と、前記テープ・カートリッジを受け取り、前記メモリデバイスを読み取るテープ・ドライブ１１とを含んでなり、該ドライブは、前記メモリデバイスから読み取った情報に応じて追記モードでのみ動作する、追記型磁気テープシステム１００を提供する。 - 特許庁

A memory control section 25 generates, in multipliers 27-31 at the last stage, a memory control signal for controlling to read/write an FIFO memory 2 for performing the scanning line conversion, field memories 3, 4 and one-line delay memories 7, 8, 9 and 15 so that data of the line required for resolution conversion can be transmitted.例文帳に追加

メモリ制御部２５は最終段にある乗算器２７〜３１に、解像度変換に必要なラインのデータが送出されるように、走査線変換を行うためのＦＩＦＯメモリ２、フィールドメモリ３，４及び１ライン遅延メモリ７，８，９，１５をリード・ライト制御するためのメモリ制御信号を生成する。 - 特許庁

A data transfer system is composed of a memory column having a first memory 1 and a second memory 2, a data bus 3 transferring data between both the memories, a controller 4 individually transmitting read signals or write signals to both the memories and address buses 7 and 8 controlled by the controller 4 and individually transmitting addresses to both the memories.例文帳に追加

第１メモリ１と第２メモリ２を備えるメモリ列と、両メモリ間でデータを転送するデータバス３と、両メモリに個別的にリード信号又はライト信号を送信するコントローラ４と、コントローラ４に制御されて両メモリに個別的にアドレスとを送信するアドレスバス７，８とからなる。 - 特許庁

To solve such a problem that read and write cycles of a memory cell takes double time when a memory cell in which two bits/cell is stored is used and to provide a peripheral control circuit having memory array constitution in which area can be reduced.例文帳に追加

１メモリセルに２ビットを蓄積するメモリアレイ構成においても、１回のアクセスで複数バイトを読出し又は書込みすることができ、また、さらなる高速読出し方式であるプリチャージしないセンスアンプを使用することで、読出しの高速化とともに、あらゆるシステム用途にこのメモリアレイを使用可能とする。 - 特許庁

To provide a memory system in which deterioration of signal quality caused by signal reflection by mismatching of wiring impedance of a data bus is lightened, and which can perform read-out and write-in of data at high speed, in a memory system in which memory devices such as a DRAM or the like are branched for a data bus.例文帳に追加

データバスに対して、ＤＲＡＭ等のメモリデバイスを分岐した形で接続したメモリシステムにおいて、データバスの配線インピーダンスの不整合による信号反射による信号品質の劣化を軽減し、高速で、データの読出、書込を行うことができるメモリシステムを提供することである。 - 特許庁

Reading is started from the memory to the image inputting part and the timing of reading start is controlled so as not to make a write address to the memory get ahead of a read address at a time of a certain data amount before writing for one page to an image storing part (memory) from an image processing part is finished.例文帳に追加

画像処理部から画像格納部（メモリ）への書き込みが１ページ分終了する以前のあるデータ量の時点で、メモリから画像出力部へ読み出しの開始を行い、メモリへの書き込みのアドレスが読み出しのアドレスを追い越さないように読み出し開始のタイミングを制御する。 - 特許庁

This device has a memory medium 9 to store necessary data for managing security of a plurality of pachinko machines 5a-5c and 6a-6c, a writing means 8 to write the necessary data into the memory medium 9 and a reading means 8 to read out the necessary data stored in the memory medium 9.例文帳に追加

複数のパチンコ台５，６のセキュリティを管理するための必要データを記憶するための記憶媒体９と、記憶媒体９に必要データを書き込むための書込手段８と、記憶媒体９に記憶された必要データを読み出すための読取手段１３とを有する。 - 特許庁

To provide a semiconductor memory device in which a collision between a write data to a write driver and a read data from a sense amplifier is avoided while maintaining a short test time, in such a case that a verify circuit and two or more write drivers are connected via a common bus and the verify circuit and two or more sense amplifiers are connected via the common bus.例文帳に追加

ベリファイ回路と複数のライトドライバとが共通のバスで接続され、ベリファイ回路と複数のセンスアンプとが共通のバスで接続されるような場合に、短いテスト時間を維持しつつ、ライトドライバへの書込みデータおよびセンスアンプからの読出しデータが衝突することを回避した半導体記憶装置を提供する。 - 特許庁

When write transfer or read transfer to the cache memory 6 except for write transfer from the CPU 5 to the cache memory 6 is generated, the monitor 9 compares the address and data running to the first and the second bus with the address and data stored in the table 91, and determines the matching/mismatching in real time.例文帳に追加

モニタ部９は、ＣＰＵ５からキャッシュメモリ６への書き込み転送以外であって、キャッシュメモリ６に対するライト転送又はリード転送が発生した場合に、第１又は第２バスに流れるアドレス及びデータと、テーブル９１に格納されたアドレス及びデータと比較し、その一致・不一致をリアルタイムで判定する。 - 特許庁

An access control circuit 130 controls read-out operation and write-in operation of data among the memory cell array, the register circuit, and the input/output port depending on a result of comparison for coincidence between a register storage address and an input address signal and whether write-in operation of data stored in a register for the memory cell array is finished or not.例文帳に追加

アクセス制御回路１３０は、レジスタ格納アドレスと入力アドレス信号との一致比較結果およびレジスタ格納データのメモリセルアレイへの書込動作完了の有無に応じて、メモリセルアレイとレジスタ回路と入出力ポートとの間におけるデータの読出動作および書込動作を制御する。 - 特許庁

By referring to an image reading condition by the image reading part, the output timing of the write-in start enable signal is controlled so as to perform the image reading operation and image forming operation for a first color concurrently on a condition that a read-out line from the image memory does not overtake a write-in line in the image memory.例文帳に追加

画像読取部による画像読み取り条件を参照し、画像メモリへの書き込みラインを画像メモリからの読み出しラインが追い越さない条件下で画像読み取り動作と第一色目の作像動作とが並行して実行されるように書き込み開始可能信号の出力タイミングを制御する。 - 特許庁

A recording pulse signal outputted from a strategy adding part 71 is written in the memory 80 of the address indicated by a write address pointer 81, read out from the address indicated by a read address pointer 82, and outputted to a modulator 9 connected to a laser 2.例文帳に追加

ストラテジ付加部７１から出力される記録パルス信号を書き込みアドレスポインタ８１の示すアドレスのメモリ８０に書き込み、読み出しアドレスポインタ８２の示すアドレスから読み出し、レーザー２に接続された変調器９に出力する。 - 特許庁

Also, the read on the reception side is started with slight delay from the write in the case that the transfer rate of the transmission side is high and the read is started after full data are temporarily written in the memory in the case that the transfer rate of the reception side is high.例文帳に追加

また、送信側の転送レートが高い場合には、受信側での読み出しは、書き込みよりも若干遅れて開始し、受信側の転送レートが高い場合には、いったんメモリにいっぱいのデータが書き込まれてから読み出しを開始する。 - 特許庁

To provide a semiconductor memory, in which the influence of a write-in noise for read-out operation of an adjacent cell can be reduced and stable operation can be performed, by fixing an adjacent complementary bit line to the prescribed voltage, in the case of write-in of data for a storing cell.例文帳に追加

記憶セルへのデータ書き込みの際に、隣接する相補ビット線を所定電圧に固定することにより、隣接セルの読み出し動作への書き込みノイズの影響を低減して安定動作を図ることができる半導体集積回路装置を提供すること - 特許庁

This program executing device 1 is constituted of a processor 2, a program memory, a storage memory 4, an address decoder 6, an address bus 11, a data bus 12, a read/write signal line 22, a start signal line 32, and an signal line 41 to be accessed.例文帳に追加

本発明のプログラム実行装置１は、プロセッサ２と、プログラム用メモリと、格納用メモリ４と、アドレスデコーダ６と、アドレスバス１１と、データバス１２と、リード／ライト信号線２２と、起動信号線３２と、アクセス対象信号線４１とで構成されている。 - 特許庁

When a chip selection signal CS1B is activated, the memory circuit section 110A performs a read or write operation via the data input/output terminal LDQ based on an address signal ADD regardless of the operation of the memory circuit section 110B.例文帳に追加

メモリ回路部１１０Ａは、チップ選択信号ＣＳ１Ｂが活性化されると、メモリ回路部１１０Ｂの動作とは無関係にアドレス信号ＡＤＤに基づいてデータ入出力端子ＬＤＱを介したリード動作又はライト動作を行う。 - 特許庁

To provide a general purpose LDPC decoder by generating control data for the read from a memory of data required for an operation and the write of the data to the memory from a check matrix in order to constitute the general purpose LDPC decoder corresponding to an optional check matrix.例文帳に追加

任意の検査行列に対応した汎用のＬＤＰＣ復号器を構成するため検査行列から演算に必要なデータのメモリからの読み出し、メモリへのデータの書き込み制御データを生成して汎用のＬＤＰＣ復号器を実現する。 - 特許庁