「Serial」に関連した英語例文の一覧と使い方(120ページ目) - Weblio英語例文検索

The light transmission system which changes flexibly the use form of wavelength comprises: a transmitter for performing parallel transmission as optical signals of wavelengths different respectively in the transmission signals expanded to this parallel signals by expanding the transmission signals inputted as serial signals to parallel signals; and a receiver for combining a part or all of optical signals of different wavelengths transmitted in parallel by this transmitter with serial signals.例文帳に追加

シリアル信号として入力された送信信号をパラレル信号に展開し、このパラレル信号に展開された送信信号をそれぞれ異なる波長の光信号としてパラレル伝送を行う送信器と、この送信器からパラレル伝送された異なる波長の光信号の一部または全部をシリアル信号に結合する受信器とを備え、波長の利用形態を柔軟に変更する。 - 特許庁

This semiconductor integrated circuit device is provided with a selector 30 for inputting serial reception data from the outside, and for, when inputting a control signal from a reception state machine part 20, selectively inputting data corresponding to content shown by the control signal among data of several bits configuring serial reception data to a data register corresponding to the data among data registers 41 to 44 of a data register group 40.例文帳に追加

外部からシリアル受信データを入力すると共に、受信ステートマシン部２０からコントロール信号を入力した際、シリアル受信データを構成する複数のｂｉｔ数のデータのうち、コントロール信号が示す内容に対応したデータを、データレジスタ群４０の各データレジスタ４１〜４４の中で当該データに対応したデータレジスタに選択的に入力するセレクタ３０を備えた構成とする。 - 特許庁

For the half-duplex communication mode utilized by the display data channel, the reverse unit, the serial unit, and the multi-serial unit are properly arranged, thus fulfilling the DC balance requirement of optical fiber communication, and resolving the lower tolerance rate shortcomings of the 1^2C bus specification of display data channel (DDC) and the customer electronics control (CEC) channel.例文帳に追加

そして、資料ディスプレイチャンネルの半二重通信に対し、逆方向ユニット（逆向單元）、シリアルユニット及びマルチシリアルユニットを適当に配置し、光ファイバー通信がDCバランスに対する要求を満足させ、そして資料ディスプレイチャンネル（ＤＤＣ）と消費性電子製品制御チャンネル（ＣＥＣ）が所属する１^2Cのバス規格の許容偏差値が低いとの問題を解決させる。 - 特許庁

The test circuit of a semiconductor integrated circuit device comprises a scan flip-flop circuit 10 for connecting a plurality of stages of flip-flops in series and supplies a serial test pattern inputted from the outside to a circuit to be tested; and a validity determining section 40 that is connected to the final stage of the scan flip-flop circuit in series and checks the validity of the inputted serial test pattern.例文帳に追加

半導体集積回路装置のテスト回路は、複数段のフリップフロップを直列に接続して、外部から入力されるシリアルテストパターンを試験対象回路に供給するスキャンフリップフロップ回路（１０）と、前記スキャンフリップフロップ回路の最終段に直列に接続されて、前記入力されるシリアルテストパターンの妥当性をチェックする妥当性判断部（４０）とを備える。 - 特許庁

The semiconductor storage device has; a multiplexor circuit 22 which comprises a selecting circuit of 2 inputs-1 output which selects an adjoining data bus line; a shift register 24 which performs parallel to serial conversion of read data; a multiplexor circuit 26 which performs selection of serial output of the shift register 24; and an output register 29 which performs adjustment of output timing.例文帳に追加

本発明の半導体記憶装置は、隣接するデータバス線の選択を行う２入力−１出力の選択回路で構成されるマルチプレクサ回路２２、読み出したデータの並列−直列変換を行うシフトレジスタ２４、シフトレジスタ２４のシリアル出力の選択を行うマルチプレクサ回路２６、および出力タイミングの調整を行う出力レジスタ２９を有する。 - 特許庁

This method includes the steps that a product of an axial load (P) be impressed to the serial arrangement, displacement (X_s) of the serial arrangement, and the number of spring washers (N_s) be integrated so as to obtain the potential energy with respect to the series arrangement, and that at least 2 nonlinear equations be solved.例文帳に追加

この方法は、直列配置に加えられた軸方向荷重（Ｐ）と該直列配置の変位（Ｘ_ｓ）と該直列配置に積み重ねられたばね座金の数（Ｎ_ｓ）との積を積分することによって該直列配置についての位置エネルギーを求めること、及び、少なくとも２つの非線形方程式を解いて該直列配置に積み重ねられたばね座金の弾性を求めることを含む。 - 特許庁

Parts information when purchasing a personal computer which is specified by a serial number inputted via a serial number input picture is extracted, applicable upgrade rules are determined on the basis of the parts information in purchase (S100 to S120), request information corresponding to the applicable upgrade rules are set, and a demand information selection picture is transmitted (S130).例文帳に追加

シリアル番号入力画面を介して入力されたシリアル番号により特定されるパソコンの購入時の部品情報を抽出すると共に購入時の部品情報に基づいて適用可能なアップグレード規則を判定し（Ｓ１００〜Ｓ１２０）、適用可能なアップグレード規則に対応する要望情報を設定して要望情報選択画面を送信する（Ｓ１３０）。 - 特許庁

This asynchronous serial data transmitting means has a step for providing first and second signals having one state at a first interval when transmitting data and a step for changing the state of the relevant second signal while keeping the state of the relevant first signal at a second interval, and transmitting serial data corresponding to the changes in the states of the first and second signals.例文帳に追加

データを送信する時、第１間隔に一つの状態を有する第１信号と第２信号を提供するステップと、第２間隔に当該第１信号の状態を保って当該第２信号の状態を変えて第１信号と第２信号の状態の変化によってシリアルデータを送信するステップを有することを特徴とする、非同期シリアルデータ送信手段。 - 特許庁

The multi-valued signal output circuit 107 multiplexes the serial display data signal outputted from the format conversion circuit 104 and the shift clock signal outputted from the driving signal generation circuit 105, to generate a multi-valued signal containing three kinds of theoretical values, and each data driver 111 restores the shift clock signal and the serial display signal from this multi-valued signal.例文帳に追加

多値信号出力回路１０７は、フォーマット変換回路１０４から出力されるシリアル表示データ信号及び駆動信号発生回路１０５から出力されるシフトクロック信号を多重化して３種類の論理値を持つ多値信号を生成し、各データドライバ回路１１１はこの多値信号からシフトクロック信号及びシリアル表示データ信号を復元する。 - 特許庁

Resistors 16 detecting a voltage proportional to a current in forward direction flowing through LED serial circuits 11 are connected to the respective LED serial circuits 11 constructing an illumination lamp 10, and a constant current circuit 13 is driven and controlled depending on a voltage value obtained by leveling the voltages detected at respective detecting resistors and a constant voltage set for light control.例文帳に追加

照明灯１０を構成する各ＬＥＤ直列回路１１に、このＬＥＤ直列回路１１に流れる順方向電流に比例した電圧を検出する抵抗１６をそれぞれ接続し、この各検出抵抗で検出された電圧を平均化した電圧値と調光用設定電圧とに基づいて定電流回路１３を駆動し制御する。 - 特許庁

A direct downconversion receiver architecture has a DC loop to remove DC offset from the signal components, a digital variable gain amplifier (DVGA) to provide a range of gains, an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry, and a serial bus interface (SBI) unit to provide controls for the RF/analog circuitry via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャとした。 - 特許庁

An output signal amplitude adjustment part 135 adjusts the amplitude with the serial data signal outputted from the signal input-output part 121, in accordance with the above result of the comparison, so that the amplitude for the signal becomes the above expected value when the serial data signal outputted from the signal input-output part 121 is input to another device via the SATA bus 30.例文帳に追加

出力信号振幅調整部１３５は、信号入出力部１２１から出力されたシリアルデータ信号がＳＡＴＡバス３０を介して別の機器に入力される際の当該信号の振幅が上記期待値となるように、信号入出力部１２１からシリアルデータ信号が出力される際の振幅を上記比較結果に応じて調整する。 - 特許庁

Conversion LSI 26 reads in a selector signal by the interface selector switch 18 from a GP-IO port 46 at power up, and executes signal conversion between a serial ATA interface on a hard disk drive 24 and the USB interface or signal conversion between the serial ATA interface on the storage device and the E-SATA interface in accordance with the read selector signal.例文帳に追加

変換ＬＳＩ２６は、電源投入時にインタフェース切替スイッチ１８の切替信号をＧＰ−ＩＯポート４６から読込み、読み込んだ切替信号に応じて、ハードディスクドライブ２４のシリアルＡＴＡインタフェースとＵＳＢインタフェースとの間の信号変換、又は記憶デバイスのシリアルＡＴＡインタフェースとＥ−ＳＡＴＡインタフェースとの間の信号変換を実行する。 - 特許庁

A data read out from the ROM 103 is converted from parallel data into serial data by the transmitter 105 to be transmitted to the data converter 108, the converted 108 converts the received serial data into the parallel data, corrects the data, when necessary, to be supplied to an LSI tester driver 109, and supplies it to the semiconductor integrated circuit 102 via a tester channel 110.例文帳に追加

外付けＲＯＭ１０３から読み出したデータをデータ転送器１０５でパラレルデータからシリアルデータに変換してデータ変換器１０８に転送し、データ変換器１０８は受け取ったシリアルデータをパラレルデータに変換し、このデータを必要に応じて補正した上でＬＳＩテスタドライバ１０９に供給し、これをテスタチャネル１１０を経由して半導体集積回路１０２へ供給する。 - 特許庁

The direct downconversion receiver architecture includes: a DC loop to remove DC offset from signal components; a digital variable gain amplifier (DVGA) to provide a range of gains; an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry; and a serial bus interface (SBI) unit to provide controls for the RF/analog circuitry via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャ。 - 特許庁

This measurement data transmitter using a personal computer 21 to which peripheral equipment can be connected through a universal serial bus is provided with: a meter 10 for transmitting measurement data acquired by measuring electric energy; and a USB reader 22 connected through the universal serial bus to the personal computer 21 for reading the measurement data from the meter 10, and for transmitting the measurement data to the personal computer 21.例文帳に追加

ユニバーサルシリアルバスによる周辺機器の接続が可能なパーソナルコンピュータ２１を用いた計量データ伝送装置であって、電力量を計量して得た計量データの送信が可能な計量器１０と、パーソナルコンピュータ２１に対してユニバーサルシリアルバスにより接続され、計量器１０から計量データを読み出してこのパーソナルコンピュータ２１に送るＵＳＢ読み取り機２２とを備える。 - 特許庁

The digital signal transmitting apparatus 10 is provided with: an encoder 20 which converts parallel input signals of a plurality of channels into serial data in a manner synchronized with a first clock signal MCLK1; and a decoder 30 which converts the serial data into parallel output signals of the plurality of channels in a manner synchronized with a second clock signal MCLK2 that operates asynchronously with the first clock signal MCLK1.例文帳に追加

デジタル信号伝送装置１０は、複数チャンネルのパラレル入力信号を第一のクロック信号ＭＣＬＫ１に同期してシリアルデータに変換するエンコーダ２０と、シリアルデータを第一のクロック信号ＭＣＬＫ１とは非同期に動作する第二のクロック信号ＭＣＬＫ２に同期して複数チャンネルのパラレル出力信号に変換するデコーダ３０とを備える。 - 特許庁

The public notice under Section 17 of the Act on Utility Model Rights concerning the registration of a utility model shall give the serial number and the classification according to the International Patent Classification of the utility model, the title and picture or pictures of the invention, where necessary, the name of the proprietor of the utility model and the serial number of the application, and a statement as to whether the application has been the subject of an examination under Section 12 of the said Act. 例文帳に追加

実用新案法第17条に基づく実用新案登録についての公告においては，登録番号，国際特許分類に従った実用新案分類，考案の名称と図(必要な場合)，実用新案権者の名称，出願番号，及び当該出願が実用新案法第12条による審査の対象になっているかを明示する。 - 特許庁

An interface 16 outputs a serial signal 15 received from the radio selective calling receiver 14 to an external display device 17, identifies a voice command included in a text head of the serial signal 15, and outputs a control signal 18 with a pattern corresponding to a predetermined command code, when the voice command 23 matches a predetermined command code.例文帳に追加

インタフェース装置１６は、無線選択呼出し受信機１４から受信したシリアル信号１５を外部表示装置１７に出力するとともにシリアル信号１５の文頭に含まれている音声用コマンドの識別を行ない、その音声用コマンド２３が予め定められたコマンドコードに合致する場合、合致したコマンドコードに対応したパターンの制御信号１８の出力を行う。 - 特許庁

This semiconductor integrated circuit 1 includes an oscillation circuit 5 for generating a plurality of clocks of mutually different phases, selects one clock FCLK_P used for transmission of a transmission signal IQ Serial from the plurality of clocks FCLK_P[n-1:0], and transmits the transmission signal IQ Serial by using the selected one clock FCLK_P.例文帳に追加

本発明に係る半導体集積回路１は、位相が互いに異なる複数のクロックを生成する発振回路５を備え、複数のクロックＦＣＬＫ＿Ｐ［ｎ−１：０］より伝送信号ＩＱ Ｓｅｒｉａｌの送信に使用する一のクロックＦＣＬＫ＿Ｐを選択し、選択した一のクロックＦＣＬＫ＿Ｐを用いて伝送信号ＩＱ Ｓｅｒｉａｌを送信することを特徴とする。 - 特許庁

This motor 1 with a nameplate 2 on which predetermined items on the motor including a serial number are recorded comprises an RFID tag 3 storing data on the maintenance history including an additional serial number as necessary for each maintenance and reading and transmitting the data on the stored maintenance history separately from the nameplate.例文帳に追加

製造番号を含む電動機の所定事項を記載した銘板２を取付けた電動機１であって、前記電動機１の筐体に前記銘板２とは別に、整備ごとに必要に応じて新たな製造番号を含んだ整備履歴に関するデータを記憶し、かつこの記憶された整備履歴に関するデータを読出して送信可能なRFIDタグ３を設けた電動機である。 - 特許庁

A control microcomputer 81 calculates the storage ratio X from the number of stored game media sent from a main control circuit 71, determines the content of the presentation (light emitting mode of a game media slot lamp) for prompting the player to input game media based on the storage ratio X, and transmits control signals to a sound/lamp control microcomputer 91 through a serial port 82 and a serial port 92.例文帳に追加

制御マイコン８１は、主制御回路７１から送られてきた遊技媒体の貯留枚数から、貯留率Ｘを算出し、該貯留率Ｘに基づいて、遊技者に遊技媒体の投入を促すための演出の内容（遊技媒体投入口ランプの発光態様）を決定し、シリアルポート８２及びシリアルポート９２を介して、音・ランプ制御マイコン９１に制御信号を送信する。 - 特許庁

The circuit is provided with a serial/parallel converting circuit 19 which is used to convert serial data inputted with clock signals into parallel data, a memory 21 which stores the parallel data converted by the circuit 19 and a writing pulse generating circuit 30 which generates writing pulses, that are used to set a writing time in the memory, by counting the clock signals.例文帳に追加

この半導体集積回路は、クロック信号と共に入力されるシリアルデータをパラレルデータに変換するシリアル／パラレル変換回路１９と、シリアル／パラレル変換回路によって変換されたパラレルデータを記憶するメモリ２１と、クロック信号をカウントすることにより、メモリにおける書込み時間を設定するために用いられる書込みパルスを発生する書込みパルス発生回路３０とを具備する。 - 特許庁

In an imaging device comprising an imaging unit (camera head), a transmission line (optical cable or triax cable), and a control unit (camera control unit), by connecting a serial digital interface output of the control unit to a video input of the control unit, format setting or error detection for the serial digital interface output of the control unit is performed.例文帳に追加

本発明は、上記課題を解決するため、撮像部（カメラヘッド）と伝送路（光ケーブルまたはトライアックスケーブル）と制御部（カメラコントロールユニット）とからなる撮像装置において、前記制御部のシリアルデジタルインターフェース出力を前記制御部の映像入力に接続することにより、前記制御部のシリアルデジタルインターフェース出力のフォーマットの設定やエラー検出を行なう。 - 特許庁

When a pixel 90 in the second display area A2 is rewritten, the image signal which is input from outside and corresponds to the second display area A2 is input in the serial format to the first scanning line driving circuit 10 and transferred in the serial format to the converting circuit 80, which converts the image signal into an image signal in the parallel format and supplies it to the second data line converting circuit 80.例文帳に追加

第２表示領域Ａ２の画素９０を書き換える場合、外部から入力された第２表示領域Ａ２に対応する画像信号を、シリアル形式で第１走査線駆動回路１０に入力するとともにシリアル形式で変換回路８０に転送し、変換回路８０によりパラレル形式の画像信号に変換して第２データ線駆動回路８０に供給する。 - 特許庁

The serial/parallel conversion circuit 111 of a 1 side 11 restores the serial signals s13 to the parallel signals s14, parity signals p11 and the timing signals t10 and a parity check circuit 112 checks the parallel signals s14 by the parity signals p11, outputs s15 them to a state holding circuit 113 as state signals to be held when they are normal and clears holding data when they are abnormal.例文帳に追加

１ｓｉｄｅ１１のシリアルパラレル変換回路１１１は、シリアル信号ｓ１３をパラレル信号ｓ１４、パリティ信号ｐ１１、タイミング信号ｔ１０を復元し、パリティチェック回路１１２はパラレル信号ｓ１４をパリティ信号ｐ１１でチェックし正常であれば状態保持回路１１３に状態信号として出力ｓ１５して保持し、異常であれば保持データをクリアする。 - 特許庁

To obtain a direct down converting receiver architecture having a DC loop for removing a DC offset from a signal component, a digital variable gain amplifier (DVGA) for providing a gain range, an automatic gain control (AGC) loop for performing gain control relating to the DVGA and RF/analog circuits, and a serial bus interface (SBI) unit for providing control relating to the RF/analog circuits via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャを提供する。 - 特許庁

In this optical disk with a recording region coexisting with ROM(read-only memory), the data necessary for using application programs, for example, divided or compressed type application program data, an installation program, an uninstaller, serial number data restricting a serial number of the application program, installation control data restricting installable frequencies, etc., are formed, at least, as ROM.例文帳に追加

記録領域とＲＯＭとが共存する光ディスクにおいて、アプリケーションプログラムを使用するのに必要なデータ、例えば、分割又は圧縮された形式のアプリケーションプログラム用データ、インストールプログラム、アンインストールプログラム、アプリケーションプログラムのシリアル番号を規定するシリアル番号データ、インストール可能回数を規定するインストール管理データ等を少なくともＲＯＭとして形成する。 - 特許庁

In the decoding circuit 70 of the display device which performs gradation display by selecting gradation voltages of a plurality of stages according to display signal bits D0 to D5, transmission paths for the respective gradation voltages are constituted by connecting a serial path of five N-type transistors T0a to T5a and a serial path of five P-type transistors T0b to T5b in parallel.例文帳に追加

表示信号ビットＤ０〜Ｄ５に応じて複数段階の階調電圧を選択することによって、階調表示を実行する表示装置のデコード回路７０において、各階調電圧の伝達経路を、５個のＮ型トランジスタＴ０ａ〜Ｔ５ａによる直列経路と、５個のＰ型トランジスタＴ０ｂ〜Ｔ５ｂによる直列経路とを並列接続して構成する。 - 特許庁

An ASIC 20 as the semiconductor integrated circuit includes a high-speed serial interface 30B connectable with a CPU 11, and also includes a dummy debug serial module 22 which has a register specification equal to a normal UART module 23, and when register access for data transmission and reception is performed from the CPU side, considers the register access as a debug command and performs register access to a local bus 21.例文帳に追加

半導体集積回路としてのＡＳＩＣ２０は、ＣＰＵ１１と接続し得る高速シリアルインタフェース３０Ｂを備えていると共に、通常のＵＡＲＴモジュール２３と同等のレジスタ仕様を有し、ＣＰＵ側からデータ送受信のためのレジスタアクセスを行うと、そのレジスタアクセスをデバッグコマンドとみなして、ローカルバス２１へのレジスタアクセスを行うダミーデバッグシリアルモジュール２２を備えた。 - 特許庁

To provide a cubicle-type high voltage receiving facility, that can surely obtain the necessary power factor improving lead phase capacitance to improve the power factor to reduce the electrical fee, even when the harmonies included in the current is high level and prevent burning of the capacitor facility in order to absorb the harmonics, when a value of the serial reactor rated capacitance of a saturable serial reactor is low.例文帳に追加

電流に含まれる高調波成分が高い場合でも、必要な力率改善進相容量を確実に得て力率を改善し、電気料金を低減するとともに、コンデンサ設備の焼損を防止し、可飽和直列リアクトルの直列リアクトル定格容量の値が低い時は高調波を吸収することができるキュービクル式高圧受電設備を提供する。 - 特許庁

A trimming device 2 includes n fuse trimming selection circuits 21, and a serial parallel conversion circuit which converts input serial data into parallel data, and outputs a trimming signal to the n fuse trimming selection circuits 21, wherein in the fuse trimming selection circuit 21, a first fuse cutting circuit 33, a second fuse cutting circuit 36, and a selector circuit 50 are provided.例文帳に追加

ｎ個のヒューズトリミング選択回路２１と、入力されるシリアルのデータをパラレルのデータに変換してｎ個のヒューズトリミング選択回路２１にトリミング信号を出力するシリアルパラレル変換回路と、を備えたトリミング装置２であって、ヒューズトリミング選択回路２１には、第１のヒューズ切断回路３３と、第２のヒューズ切断回路３６と、セレクタ回路５０とが設けられている。 - 特許庁

The line thermal printer comprises at least three shift registers 201 storing print data in the past, present and future as serial data, a logic circuit 202 synthesizing the serial data stored in the shift registers 201 by a prescribed logical operation, and energization circuits 503 and 504 fixing the energization time of a heating resistor based on the synthesized data synthesized in the logical circuit.例文帳に追加

過去、現在、未来の印字データを、各々シリアルデータとして記憶する少なくとも３つのシフトレジスタ２０１と、シフトレジスタ２０１に記憶されたシリアルデータを所定の論理演算により合成する論理回路２０２と、当該論理回路で合成された合成データに基づき、発熱抵抗体の通電時間を定める通電回路５０３、５０４とを備えるようにした。 - 特許庁

By making a single crystal substrate absorb light, converting the energy of photons into non-equilibrium phonons, making a superconductive serial junction absorb the non-equilibrium phonons, and making the superconductive serial junction generate a signal, the high-speed and highly-sensitive optical sensor small in the wavelength dependence of sensitivity for light in a wide wavelength region from ultraviolet to infrared is obtained.例文帳に追加

単結晶基板に光を吸収させ、光子のエネルギーを非平衡フォノンに変換し、非平衡フォノンを超伝導直列接合に吸収させ、それによって超伝導直列接合で信号を発生させることにより、紫外線から赤外線までの広い波長領域の光に対して感度の波長依存性が小さく、且つ高速および高感度とする。 - 特許庁

This failure diagnostic system utilizing an Internet line NET comprises a first processing for receiving a serial number inherent to each game machine from a user side, a second processing for retrieving a repair history database DB 2 on the basis of the serial number, and a third processing for changing, in the detection of the corresponding history data, the following transmission order of HTML file to be transmitted to the user side.例文帳に追加

インターネット回線ＮＥＴを活用した故障診断システムであって、各遊技機に固有のシリアル番号をユーザ側から受け付ける第１処理と、シリアル番号に基づいて修理履歴データベースＤＢ２を検索する第２処理と、該当する履歴データが検出された場合には、その後、ユーザ側に送信するＨＴＭＬファイルの送信順序を変更する第３処理とを備えている。 - 特許庁

When an operator pushes a production operation start switch, a CPU reads a serial number for a component supply unit from a RAM via the CPU according to mount data stored in the RAM and according to a mount order, and confirms (inquires) use enable/disable data for the serial number of the component supply unit stored in a server.例文帳に追加

作業者が生産運転開始スイッチ部を押圧操作すると、ＲＡＭに格納された装着データに従い、ＣＰＵは装着順序に従い、ＣＰＵがＣＰＵを介してＲＡＭから当該部品供給ユニットのシリアル番号を読み込んで、ＣＰＵがサーバに格納された当該部品供給ユニットのシリアル番号に対応する使用可否データを確認（問合わせ）する。 - 特許庁

To generate a phase signal excluded through hardware so that the phase to be paired of a stepping motor will not driven simultaneously by mistake in firmware, for limiting the phase to be controlled simultaneously, or for limiting the current flowing to each phase, by restricting the side of a control section, having a write register with the content of serial data instead of exclusive logic, when setting serial data with the firmware.例文帳に追加

シリアルデータをファームウェアにて設定する際に、書込みレジスタのある制御部側に排他論理に代わりシリアルデータの内容で制約を入れることで、ファーム制御において誤ってステップモータの対となる相を同時に駆動しないようにハードウェアにて排他した相信号を発生し同時に制御される相を制限する、もしくは、各相へ流れる電流を制限できるようにする。 - 特許庁

In a start-stop synchronization system serial communication mode, a signal showing the kind of communication data communicated from the interchangeable lens to the camera and a signal allowing the camera to refuse reception of the communication data communicated from the interchangeable lens to the camera are communicated to one signal line, which is not used, out of three signal lines used in a clock synchronization system serial communication mode.例文帳に追加

調歩同期式のシリアル通信モードにおいて、クロック同期式のシリアル通信モードで使用する３つの信号線のうち使用していない１つの信号線に対して、交換レンズからカメラへ通信される通信データの種類を表す信号、及び、交換レンズからカメラへ通信される通信データの受信をカメラが拒否する信号が通信される構成とした。 - 特許庁

The signal analyzer comprises a phase demodulator 32 which receives a serial binary input signal and continuously generates edge position data signals representing shift positions of this serial binary input signal, and a decimeter 39, coupled through an anti-aliasing filter 36 to the phase demodulator, for generating phase data from the edge position data signals synchronously with a system clock signal and asynchronously with the generation of edges.例文帳に追加

シリアル２進入力信号を受け、このシリアル２進入力信号の遷移位置を表すエッジ位置データ信号を連続的に発生する位相復調器３２と；アンチエリアシング・フィルタ３６を介して位相復調器に結合され、システム・クロック信号に同期して且つエッジの発生と非同期にエッジ位置データ信号から位相データを発生するデシメータ３９とで構成する。 - 特許庁

The relationship among the output voltage from the first oscillator 20 to be outputted to the serial resonance circuit, a current phase difference and a delayed angle α can be represented with a formula of α=tan^-1{Q(1-(ω_S^2/ω^2))^2}.例文帳に追加

この直列共振回路に出力する第１発振器２０の出力電圧、電流の位相差、遅れ角度αは、α＝ｔａｎ^−１{Ｑ（１−（ωｓ^２／ω^２））^２}で表現できる。 - 特許庁

A communication line of serial communication between the signal processing part C11, the main control part C12, and control parts C1 to C3 and a drive power line of each drive part m1 to m5 are made a bundle cable, to facilitate wiring.例文帳に追加

信号処理部分Ｃ１１・主制御部分Ｃ１２・制御部分Ｃ１〜Ｃ３間のシリアル通信の通信線と各駆動部分ｍ１〜ｍ５の駆動電力線とを束線にして配線を容易にする。 - 特許庁

First and second ECUs 10, 20 are mutually connected so as to be communicated with each other through a multiplex communication line L1 and an external tool 30 is connected to respective ECUs 10, 20 through a serial communication line L2.例文帳に追加

第１及び第２ＥＣＵ１０，２０は多重通信線Ｌ１を介して相互に通信可能に接続され、外部ツール３０はシリアル通信線Ｌ２を介して各ＥＣＵ１０，２０に接続されている。 - 特許庁

When receiving the command of power saving start by serial input or when a timer exceeds a set value, the MPU 3 performs the OFF control of the AC switch 4 and the DC switch 5 and stops supply of power to the load.例文帳に追加

シリアル入力による省電力開始のコマンドを受信するか、タイマが設定値を越えた場合、ＡＣスイッチ４，ＤＣスイッチ５をオフ制御して負荷への電力供給を停止する。 - 特許庁

A rough forming roller 41 and finishing forming roller 42 are rotatably supported in a copying blacket 20 to be arranged in serial and rotate in the direction along with the trace of a tooth profile to be formed on a work W.例文帳に追加

倣いブラケット２０に、粗成形用ローラ４１と仕上げ成形用ローラ４２を、ワークＷに成形すべき歯形の歯すじに沿う方向へと直列に配置した状態で、回転可能に支持している。 - 特許庁

To surely detect a communication abnormal state without deteriorating performance of a system when communication abnormality is caused since a noise is superimposed on an Serial-ATA interface.例文帳に追加

Ｓｅｒｉａｌ−ＡＴＡインタフェースにノイズが乗って通信異常を発生させる場合において、その通信異常状態をシステムの性能低下をもたらすことなく確実に検知できるようにする。 - 特許庁