「Shared memory」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

A slowdown detection mechanism 122-1 arranged on a VMM12-1 of the server computer 10-1 monitors the update circumstances by the VM11-1 to a periodic update area in a virtualized memory area (a shared management area 121-1 assigned to which) to be used by the VM11-1 in order to detect the slow-down state of the VM11-1.例文帳に追加

サーバ計算機１０-1のＶＭＭ１２-1上に配置されるスローダウン検出機構１２２-1は、ＶＭ１１-1の使用する仮想化されたメモリ領域（に割り当てられる共有管理領域１２１-1）内の定期更新領域に対するＶＭ１１-1による更新状況を監視することでＶＭ１１-1のスローダウン状態を検出する。 - 特許庁

When a traveling companion is present, the control part 10 makes a memory part 15 hold action schedules of the traveling companion and the user as a shared action schedule database, and adjusts the action schedule database according to the change when the change occurs in the action schedule of at least one of the user and the traveling companion.例文帳に追加

また、同行者が存在する場合、制御部１０は、利用者と同行者の行動予定を共有行動予定データベースとしてメモリ部１５に保持させ、利用者と同行者の少なくとも何れかの行動予定に変更が生じる時には、その変更に応じて行動予定データベースの調整を行う。 - 特許庁

Since the plurality of processing units configuring a multiprocessor system manage cache lines each of which is stored in the cache memory, status information 105 indicating with which processing unit the tag information composed of a partial bit field of main storage address information and the data of its cache line are shared is stored together with the cache line.例文帳に追加

マルチプロセッサシステムを構成する複数のプロセッシングユニットは、キャッシュメモリに保持されるキャッシュラインを管理するため、主記憶アドレス情報の一部のビットフィールドからなるタグ情報、そのキャッシュラインのデータがどのプロセッシングユニットと共有されているかを示す状態情報をキャッシュラインと共に保持する。 - 特許庁

A communication part in the control device is provided with storage means for storing communication data sent from respective programming devices connected to the same communication line and these storage means transmit/receive data to/from a control part in the control device through a shared memory in a determined period to sequentially process the communication data simultaneously sent from these programming devices.例文帳に追加

制御装置の通信部に、同じ通信回線上に接続されているプログラミング装置から送られてくる通信データを格納する記憶手段を設置し、決められた周期で共有メモリを介して制御装置の制御部とデータのやりとりを行うことで、複数のプログラミング装置から同時に送られてきた通信データを順次処理する。 - 特許庁

The ACK/NACK multiple memory 41d stores therein quadrature resources of an uplink control channel corresponding to ACK/NACK and information (bit streams) to be transmitted on the uplink control channel, in a table form, with respect to a downlink shared channel to be transmitted by downlink carrier elements input to the ACK/NACK multiplexing unit 41a.例文帳に追加

ＡＣＫ／ＮＡＣＫ多重記憶部４１ｄは、ＡＣＫ／ＮＡＣＫ多重部４１ａに入力される各下りリンクのキャリア要素で送信される下りリンク共用チャネルに対するＡＣＫ／ＮＡＣＫと対応する上りリンク制御チャネルの直交リソースと、上りリンク制御チャネルで送信する情報（ビット系列）を表の形で記憶している。 - 特許庁

The switch element includes an adder that sums two or more input data when the input data has the same address in the shared memory and a controller 140 that is adapted to select an output switch port by operating the switch element and processing an address at an addressable location to select the output switch port.例文帳に追加

スイッチ素子は、さらに、入力データがメモリ手段内において同一のアドレスを有しているとき、２つまたはそれ以上の入力データの和をとる加算手段と、スイッチ素子の作動を行い、アドレス指定可能な位置のアドレスを処理することによって出力スイッチポートを選択するのに適合したプロセッサー手段１４０とを有する。 - 特許庁

A gate electrode 4c of the read transistor RTr is shared among a plurality of memory cells MC arrayed in a predetermined direction, and the gate electrode 4c is parted into a plurality of gate electrodes 10 which have an element isolation structure 2 being a stress relaxing structure for relaxing stress acting on an annular active region 3a and each have a gate length of ≤100 μm.例文帳に追加

リードトランジスタＲＴｒのゲート電極４ｃは、所定方向に並ぶ複数のメモリセルＭＣに共有されており、ゲート電極４ｃは、素子分離構造２が環状の活性領域３ａに及ぼす応力を緩和する応力緩和構造であって、各々ゲート長が１００μｍ以下である複数のゲート電極１０に分断されている。 - 特許庁

This compile device generates an object code 107 executable on a shared memory type computer with a thread as the unit of parallel processing by input of a source program 101 and using an inter-thread synchronous overhead information file 108 and the number of machine cycles acquisition library 106, and is constituted of a syntax analysis part 103, a parallelization part 104 and a code generation part 105.例文帳に追加

ソースプログラム１０１を入力として、スレッド間同期オーバーヘッド情報ファイル１０８とマシンサイクル数取得ライブラリ１０６を使用して、スレッドを並列処理の単位として共有メモリ型計算機上で実行可能なオブジェクトコード１０７を生成させるものであり、構文解析部１０３、並列化部１０４、コード生成部１０５から構成される。 - 特許庁

To improve the processing speed of a multi-processor system in which a cache memory is shared by a plurality of processors by eliminating any miss hit (inter-processor competition mistake) to be generated due to the replacement of the copy of a block to be accessed by a certain processor with the copy of a block to be accessed by the other processor.例文帳に追加

複数のプロセッサがキャッシュメモリを共有するマルチプロセッサシステムにおいて、或るプロセッサがアクセス対象にしているブロックの写しが、他のプロセッサがアクセス対象にしているブロックの写しで置き換えられることに起因して発生するミスヒット（プロセッサ間の競合ミス）をなくすことにより、マルチプロセッサシステムの処理速度を向上させる。 - 特許庁

Further, the control part controls the encoding processing of a bidirectional prediction encoding image to be performed by the encoding part not being used in the encoding processing of the in-frame prediction encoding image or the forward prediction encoding image during a time period when the secured encoding part is not performing the encoding processing by use of the reference image data stored in the shared memory.例文帳に追加

さらに、フレーム内予測符号化画像または順方向予測符号化画像の符号化処理に用いられていない符号化部、および確保した符号化部で符号化処理が行われていない期間を用いて、双方向予測符号化画像の符号化処理が共有メモリに記憶されている参照画像データを用いて行わせる。 - 特許庁

A storage system comprises a first processing part (main CPU) comprising as execution objects a first input/output control part and a configuration management part, a second processing part (sub CPU) comprising as execution objects a second input/output control part and a high priority control part having higher execution priority, and a shared memory having the configuration table storing configuration information.例文帳に追加

ストレージシステムは、第１入出力制御部と構成管理部と実行対象として備えた第１処理部（メインＣＰＵ）と、第２入出力制御部とこれより実行優先度の高い高優先度制御部とを実行対象として備えた第２処理部（サブＣＰＵ）と、構成情報を格納した構成テーブルを配置した共用メモリとを備える。 - 特許庁

Further, the device is provided with a spare discriminating circuit 5 holding the relieving information for relieving the memory cell which cannot take out the information normally, and shared respectively in replacement of the word line WL by the spare word line SWL based on this relieving information and change of a refresh period of the word line WL based on this relieving information.例文帳に追加

さらに正常に情報を取り出すことができないメモリセルを救済するための救済情報を保持し、この救済情報に基いたワード線ＷＬのスペアワード線ＳＷＬへの置き換え、および救済情報に基いたワード線ＷＬのリフレッシュ周期の変更でそれぞれ共有されるスペア判定回路５を具備する。 - 特許庁

A resource managing apparatus has bandwidth information 120 with a plurality of slots, each having highest priority order information for mediating access conflict, and priority master information 121 for specifying a master for reducing access delay to a memory 105 that is a shared resource as a priority master in a plurality of masters 101, 102, 103 as mediation information 113.例文帳に追加

各々アクセス競合を調停するための最優先順位情報を有する複数のスロットを持つ帯域幅情報１２０と、複数のマスタ１０１，１０２，１０３のうち共有リソースであるメモリ１０５へのアクセス遅延を低減したいマスタを優先マスタとして指定するための優先マスタ情報１２１とを調停情報１１３として持つ。 - 特許庁

A host interface module 60, an encryption decoding module 70, a physical layer transmission interface module 81, and a physical layer reception interface module 82 receiving a request from a control section 10 or a physical layer module 90 receive an access permission signal from an arbiter 40 according to the priority with respect to accesses and thereafter access the shared memory 50.例文帳に追加

制御部１０または物理層モジュール９０からの要求を受けてホストインターフェースモジュール６０、暗号復号モジュール７０、物理層送信インターフェースモジュール８１および物理層受信インターフェースモジュール８２は、アクセスに関する優先順位に従ってアービタ４０からアクセス許可信号を供給された後に共有メモリ５０にアクセスする。 - 特許庁

Besides, information on the works and the conveyance of works and information on the states of respective processors are stored in a storage device 2 and each of control units is provided with a shared memory sharing the information on the line state between the buffer connected to the arbitrary control unit and the buffer connected to the downstream side control unit on the basis of that stored information.例文帳に追加

また、ワーク及びワークの搬送に関する情報と各処理装置の状態に関する情報を記憶装置２に記憶するとともに、その記憶情報を基に任意の制御ユニットに接続されたバッファとその下流側の制御ユニットに接続されたバッファ間でライン状態に関する情報を共有する共有メモリを各制御ユニットに設ける。 - 特許庁

In a part of the disks, a file system 172 which the file server shares with is constructed; and in the shared memory, a log storing domain which maintains the change logs of the file system and a management file-server information storing domain, which maintains information relating the management file-server which performs exclusive control of the file system and management of the log storing domain are constructed.例文帳に追加

ディスクの一部には、ファイルサーバが共有するファイルシステム１７２が構築され、前記共有メモリには、前記ファイルシステムの変更ログを保持するログ格納領域と、前記ファイルシステムの排他制御及びログ格納領域の管理を行う管理用のファイルサーバに関連する情報を保持する管理ファイルサーバ情報格納領域とが構築されている。 - 特許庁

The barrier synchronization processing is conducted by allocating a synchronous flag region 5 indicative of a synchronous point indicating the completion of the execution of each processor 1 for barrier synchronization on a shared memory 4, updating the synchronous flag region 5 by means of software in accordance with an execution state, and comparing the synchronous flag regions 5 of the other processors participating in the barrier synchronization with each other by means of each processor 1.例文帳に追加

共有メモリ４上にバリア同期をとる各プロセッサ１の実行が完了した同期ポイントを示す同期フラグ領域５を割り当て、ソフトウェアによりこの同期フラグ領域５を実行状態に応じて更新し、各プロセッサ１はバリア同期に参加する他のプロセッサの同期フラグ領域５同士を比較することでバリア同期処理を行う。 - 特許庁

A cell structure is realized by (i) providing a side wall control gate on the laminated film of oxide film, nitride film, oxide film (ONO) on both sides of a ward gate, and (ii) forming a control gate and a bit impurity film by self-alignment so that the control gate and the bit impurity film are shared between adjoining memory cells due to high integration.例文帳に追加

セル構造は、（ｉ）ワードゲートの両サイド上の酸化膜−窒化膜−酸化膜（ＯＮＯ）の積層膜上にサイドウォール制御ゲートを配設すること、および（ｉｉ）自己整合によって制御ゲートおよびビット不純膜を形成し、高集積のために隣接するメモリセル間の制御ゲートおよびビット不純膜を共有することによって実現される。 - 特許庁

The print control system comprises resources including a plurality of host computers 1, and a plurality of printing device 2, both of which are connected with a high-speed line 3, wherein accessible memory devices in the resources are shared according to need, a printing calculation process for the printing operation is separated into prescribed units to distribute the process by the resources.例文帳に追加

複数のホストコンピュータ１と複数の印刷装置２とからなる資源が高速回線３で接続された印刷制御システムにおいて、前記資源が持つ記憶装置群を利用可能な数だけ必要に応じて共有使用し、印刷処理を行なう際に印刷計算処理を所定の単位毎に分割し、前記資源毎に適切に処理を分散させる。 - 特許庁

The unit contains an image splitting circuit 801 to split the inputted image into predetermined-shaped small regions, small encoding units 1101-1 to 1101-4 to encode each split small region, a code consolidation circuit 803 to consolidate the codes for the small regions, and a shared memory circuit 1102 to store the image regionally decoded by each small encoding unit.例文帳に追加

入力された画像を所定の形状の小領域に分割する画像分割回路８０１、分割した各小領域を符号化する小符号化装置１１０１−１〜４、小領域の符号を統合する符号統合回路８０３、各小符号化装置が局所復号化した画像を格納する共有メモリ回路１１０２により構成される。 - 特許庁

To provide a data transfer device capable of flexibly adjusting time division to each data processing means in accordance with a state during data transfer so as to satisfy a limitation when at least one of a plurality of data processing means has the limitation of a time period necessary for transferring of data in a device for parallelly transferring data from a shared memory to the data processing means by time division.例文帳に追加

共有するメモリから時分割により複数のデータ処理手段に並行にデータを転送する装置において、データ処理手段のうちの少なくとも一つにデータ転送に要する時間の制約がある場合、その制約を満たすように、各データ処理手段に対する時分割をデータ転送中の状況に応じて柔軟に調整できるデータ転送装置を提供する。 - 特許庁

An image encoder 10 comprises: a DC/AC predictor 4 which receives a DC coefficient and an AC coefficient and computes a DC coefficient prediction value and a AC coefficient prediction value; a motion vector predictor 13 which receives a motion vector and computes a differential motion vector; and a shared memory 14 which can be accessed by both the DC/AC predictor 4 and the motion vector predictor 13.例文帳に追加

本発明に係る画像符号化装置１０は、ＤＣ係数及びＡＣ係数を受け取ってＤＣ係数予測値及びＡＣ係数予測値を算出するＤＣ／ＡＣ予測器４と、動きベクトルを受け取って差分動きベクトルを算出する動きベクトル予測器１３と、ＤＣ／ＡＣ予測器４と動きベクトル予測器１３との両方からアクセス可能な共用メモリ１４とを備えている。 - 特許庁

This image processor for storing inputted image information in a page memory 12 to transfer it to an input part 13 via the shared bus 14 is provided with a compressing part 15 for compressing the image information to generate compressed data and an expansion part 18 for expanding the compressed data to generated expanded data and transfers the compressed data to the part 18 via the bus 14.例文帳に追加

入力した画像情報をページメモリ１２に蓄積し、共有バス１４を介して出力部１３に転送する画像処理装置において、画像情報を圧縮し、圧縮データを生成する圧縮部１５と、圧縮データを伸長し、伸長データを生成する伸長部１８と、を備え、共有バス１４を介して圧縮データを伸長部１８へ転送する。 - 特許庁

In this picture processor, one part of data read from a DRAM 4 being an outside memory connected with a shared bus 2 connecting plural processors 1A and 1B in parallel is segmented by a funnel shifter 31 being a first segmenting circuit, and the segmented data are segmented by a second segmenting circuit, and written through local buses 6A and 6B in the processor in local memories 7A and 7B.例文帳に追加

この発明は、複数のプロセッサ１Ａ、１Ｂを並列接続する共有バス２に接続された外部メモリのＤＲＡＭ４から読み出したデータの一部を第１の切り出し回路となるファネルシフタ３１により切り出し、切り出したデータを第２の切り出し回路により切り出し、前記プロセッサ内のローカルバス６Ａ、６Ｂを介してローカルメモリ７Ａ，７Ｂに書き込むように構成される。 - 特許庁

This invention, in general, refers to a shared memory multiprocessor system of IBM ESA/390 or RS/6000 system, or the like, and in particular refers to the method and the system that share, among a plurality of CPUs, the translation lookaside buffer(TLB2) of second level to improve the performance and reduce a chip area necessary for buffering the result of virtual/absolute address translation.例文帳に追加

本発明は一般に、ＩＢＭ ＥＳＡ／３９０やＲＳ／６０００システムなどの、共用メモリ・マルチプロセッサ・システムに関し、特に、複数のＣＰＵの間で、第２レベルの変換索引バッファ（ＴＬＢ２）を共用することにより性能を向上し、仮想／絶対アドレス変換の結果をバッファリングするために必要とされるチップ面積を低減する方法及びシステムに関する。 - 特許庁

In an ASIC which incorporates a MAC 1 as a network interface and a DMA controller 5 and has a function for accessing a memory 10 shared with a system through the DMA controller 5, a function is included which extracts a source address in the frame if the received frame is a status request frame, or outputs a request signal to a corresponding circuit block if a hardware reply is required.例文帳に追加

ネットワークインターフェースとしてＭＡ１とＤＭＡコントローラ５を内蔵し、ＤＭＡコントローラ５を介しシステム共有のメモリ１０にアクセスする機能を有するＡＳＩＣにおいて、受け取ったフレームがステータス要求であった場合にフレーム内の送信元アドレスを抽出し、ハードウェア応答が必要な場合には該当回路ブロックに要求信号を出力する機能を有する。 - 特許庁

This control device is provided with general versatility as the shared component corresponding to the similar model in production, distribution or service by writing the control data in the outdoor-side non-volatile memory from an indoor controller disposed at an indoor side by wired or wireless communication after installation work, and a function as a specific model is exerted by writing each model-specific control data after the installation work.例文帳に追加

据え付け設置作業後に、室内側に設置される、室内コントローラから制御用データを室外側の不揮発性メモリーに有線または無線の通信により書込むことで、生産あるいは流通、サービスにおいては類似機種に対応した共用部品として汎用性を持ち、据え付け設置作業後に各機種固有の制御データを書込むことで、特定機種としての機能を発揮する。 - 特許庁

The image forming apparatus to which a network interface card is detachably connected, is operated in two modes which are the energy-saving mode and the normal mode, and stores image forming apparatus information on the apparatus state of the image forming apparatus into a shared memory that can be referred to from the network interface card in the energy-saving mode and normal mode of the image forming apparatus when the apparatus state of the image forming apparatus changes.例文帳に追加

本発明の画像形成装置は、ネットワークインターフェースカードが脱着可能に接続され、省エネモードおよび通常モードの２つのモードで動作し、画像形成装置の装置状態が変化したときに、画像形成装置の装置状態に関する画像形成装置情報を、画像形成装置の省エネモードおよび通常モードにおいてネットワークインターフェースカードから参照可能な共有メモリへ格納する。 - 特許庁

The single-chip multiprocessor includes processing elements 16 each including a CPU 20, a network interface 32 connected to the CPU, an adjustable prefetch instruction cache 24 connected directly to the CPU and network interface, and a data transfer controller 30 connected directly to the CPU and a concentrated common memory 28 which is connected to the respective processing elements and shared by the processing elements.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁

In this monitoring network system, a management control part 12 of a monitoring host 1A of active-system monitoring equipment performs difference processing of data collected by a data collection part processing part 11 with a shared memory 1M, and transfers them to a management control part 12 of a standby-system monitoring host 1B via an internal LAN 14.例文帳に追加

現用系の監視設備の監視ホスト１Ａの管理制御部１２は、データ収集部処理部１１が収集したデータを共有メモリ１Ｍとの間で差分処理を行い内部ＬＡＮ１４を介して待機系の監視ホスト１Ｂの管理制御部１２へ転送し、監視ホスト１Ｂの管理制御部１２は、監視制御網ＮＷを介して予備系の監視設備の待機系の監視ホスト２Ｂの管理制御部１２へ転送し、系間処理が行われる。 - 特許庁

To provide a digital video apparatus, capable of quickly transferring long-time recording programs from a stationary digital video apparatus to a portable digital video apparatus using a memory card as a medium, capable of simplifying matching operations of program-related information shared between the stationary apparatus and the portable apparatus and capable of displaying necessary and sufficient information in spite of a low-cost stationary apparatus.例文帳に追加

据置型ディジタルビデオ装置からメモリカードを媒体として携帯型ディジタルビデオ装置に対し、長時間録画番組を迅速に転送することができ、据置型ディジタルビデオ装置及び携帯型ディジタルビデオ装置が共用する番組関連情報の整合操作を簡素化することができ、低コスト据置型ディジタルビデオ装置であっても必要十分な番組関連情報の画面表示を行うことができるディジタルビデオ装置を提供すること。 - 特許庁