「V CHIP」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

GROUP III-V SEMICONDUCTOR DEVICE WITH FLIP-CHIP AND MANUFACTURING METHOD THEREOF例文帳に追加

フリップチップ実装されたＩＩＩ−Ｖ族半導体素子およびその製造方法 - 特許庁

First and second chip restriction faces 16, 17 formed on a chip mounting seat 15 oppositely to each other are formed into recessed V-shapes along the axial direction O.例文帳に追加

チップ取付座１５に形成された互いに相対向する第一，第二チップ拘束面１６，１７を軸線Ｏ方向に沿う凹Ｖ状にする。 - 特許庁

To provide an output interface circuit with which a fast and stable interface operation can be realized even when an external power supply voltage changes from, e.g. 5 V to 3.3 V or 2 V, without the need for extending the size of a chip.例文帳に追加

チップサイズを拡大せずに、外部電源電圧が例えば５Ｖから３．３Ｖあるいは２Ｖまで変化しても高速且つ安定したインターフェース動作を実現できる出力インターフェース回路を提供する。 - 特許庁

Switching of source voltages V_DDL(1.2V) and V_DDH(2.0V) to be supplied to an inner circuit 12 inside a processor chip 11 is executed for each chip by PMOS transistors 13 and 14 disposed inside the processor chip 11.例文帳に追加

プロセッサチップの１１内の内部回路１２に供給すべき電源電圧Ｖ_ＤＤＬ（１，２Ｖ），Ｖ_ＤＤＨ（２．０Ｖ）の切替は、プロセッサチップ１１内に設けられたＰＭＯＳトランジスタ１３，１４によってチップ単位で行われる。 - 特許庁

When the user wants to watch television, the BIOS 60 directly controls a video tuner chip 21, a video capture chip 22, and a VGA chip to synchronize a video signal V, capture an image, and perform control.例文帳に追加

ユーザがテレビを見たい場合、ＢＩＯＳ６０が、ビデオ信号Ｖの同調、キャプチャおよび制御を実行するために、ビデオチューナチップ２１、ビデオキャプチャチップ２２、ＶＧＡチップを直接制御する。 - 特許庁

To obtain an output buffer, input buffer, and bi-directional buffer of 1.8 V which may be of small chip size in a semiconductor integrated circuit.例文帳に追加

半導体集積回路において、チップサイズが小さくて済む１．８Ｖの出力バッファ、入力バッファ、双方向バッファを得る。 - 特許庁

A conveyance section conveys the light source section 20, the equal-magnification lens 24 and the sensor chip 26 in an x-axis direction at a prescribed speed V.例文帳に追加

搬送部は、光源部２０、等倍レンズ２４及びセンサチップ２６を所定速度Ｖでｘ軸方向に搬送する。 - 特許庁

The chip set 11 starts supplying the normal voltage V_M to the power circuit 15 when the power signal C_PS is input.例文帳に追加

チップセット１１は、電源信号Ｃ_ＰＳが入力されたとき、電源回路１５に通常電圧Ｖ_Ｍの供給を開始させる。 - 特許庁

Chip discharging grooves 14 are formed by approximately V-shaped recesses in the cutting faces 15 and the bottom face 22 and twisted at an angle (δ) along an axis O.例文帳に追加

切屑排出溝１４はすくい面１５と底面２２の略Ｖ字形凹部で形成され軸線Ｏに沿って角度δで捩れている。 - 特許庁

Chip discharging grooves 14 are formed by approximately V-shaped recesses in the cutting faces 15 and the bottom face 22 and twisted at an angle relative to an axis O.例文帳に追加

切屑排出溝１４はすくい面１５と底面２２の略Ｖ字形凹部で形成され軸線Ｏに対して角度δで捩れている。 - 特許庁

Chip discharging grooves 14 are formed by approximately V-shaped recesses in the cutting faces 15 and the bottom face 22 and twisted toward the base ends.例文帳に追加

切屑排出溝１４はすくい面１５と底面２２の略Ｖ字形凹部で形成され基端側に向かって捩れている。 - 特許庁

Consequently, card vendors V-1 to V-n recognize that a chip authorization time limit is coming.例文帳に追加

これにより、カードベンダＶ−１〜Ｖ−ｎは、チップの認定期限が近付いていることを把握することができる。 - 特許庁

A V-groove 12 is formed in a platform of single crystal silicon by wet crystal anisotropy etching and a projected part of an optical element chip 21 is fitted in the intermediate part of the V-groove 12.例文帳に追加

単結晶シリコンのプラットフォーム１１にＶ溝１２が、結晶異方性ウエットエッチングにより形成され、そのＶ溝１２の中間部に光素子チップ２１の凸部が嵌め合わされて取付けられる。 - 特許庁

The sensor chip 10 having a connecting part 32 comprising the semiconductor substrate with a V-groove formed between the mass part 13 and the additional mass part 31, having the part 31 of a columnar structure, and fixed on the V-groove is constituted.例文帳に追加

また、質量部と付加質量部の間にＶ溝が形成された半導体基板よりなる接続部を有し、前記付加質量部が柱状構造であり、かつ前記Ｖ溝上に固定された加速度センサチップを構成する。 - 特許庁

This processor performs a clamp process using a sink chip by a 1st detecting circuit 8 and a 1st clamp circuit 10 on an analog video signal V including a sink chip.例文帳に追加

ビデオ信号処理装置はシンクチップを含むアナログビデオ信号Ｖを第１検出回路８及び第１クランプ回路１０でシンクチップを用いたクランプ処理を行う。 - 特許庁

The spring is of a cantilever reverse-V shape equipped with a first arm slanted from a fixed end 85a to a chip 85b, and a second arm 85e contrarily slanted from the chip to a free end 85c.例文帳に追加

バネは、へ字状の片持バネで、固定端８５ａから頂部８５ｂまでが傾斜した第１アーム、頂部から自由端８５ｃまでが反対に傾斜した第２アーム８５ｅとなっている。 - 特許庁

A holding claw 19 is arranged in the V-shaped groove 16, and the chip holding plate 15 is turned by pressing the holding claw 19 by the electrode chip 5 through the straight movement of a shank 1.例文帳に追加

Ｖ字溝１６には把持爪１９を配置し、シャンク１の直線上に移動により、電極チップ５で把持爪１９を押圧してチップ把持板１５を回転する。 - 特許庁

A V-shaped groove 16 with an electrode chip 5 being inserted in and held by is formed in the chip holding plate 15, and a pivotably-attaching hole 17 for pivotably attaching a pivot 21 forming a center shaft for rotation of the chip holding plate 15 and a long hole-like guide groove 18 with which the second supporting shaft 13 is engaged are formed therein.例文帳に追加

チップ把持板１５には、電極チップ５を挿入して把持するためのＶ字溝１６を形成するとともに、チップ把持板１５の回転中心軸となる枢軸２１を枢着するための枢着孔１７と第２の支持軸１３を係合する長孔状のガイド溝１８を形成する。 - 特許庁

A magnetic head formed by jointing a pair of core chip members 10A and 10B of a core chip 16 having a sliding surface 17 with a magnetic medium, and provided with grooves 12 for winding formed on each joint surface of the pair of core chip members and a track groove of a V-shaped cross section formed on the core chip members to traverse the grooves for winding.例文帳に追加

磁気媒体との摺動面（１７）を有するコアチップ（１６）が一対のコアチップ部材（１０）を接合して形成された磁気ヘッドであって、前記一対のコアチップ部材の接合面（１１）側にそれぞれ形成される巻線溝（１２）と、この巻線溝を横切るように前記コアチップ部材に形成される断面Ｖ字状のトラック溝（１３）とを備える磁気ヘッドである。 - 特許庁

The resin adhesive 40 for adhering the sensor chip 10 to the metal stem 20 has a creep characteristic such that the constant B in the relational equation between creep rate V and stress σ of V=A.σB (A and B are constants) is 3.5 or less.例文帳に追加

センサチップ１０と金属ステム２０とを接着する樹脂製接着剤４０は、そのクリープ速度Ｖ、応力σとの関係式Ｖ＝Ａ・σ^B （Ａ、Ｂは定数）において式中の定数Ｂが３．５以下であるようなクリープ特性を有する。 - 特許庁

To provide a whetstone which is a disk base metal having an abrasive on its outer circular face, and a V groove, capable of successfully discharging cutting chip and is made an appropriate arrangement not to be filled at a part of a V groove of the whetstone for processing an edge of a spectacle lens.例文帳に追加

円盤状台金の外周面に砥粒層が形成され、外周面に凹溝が形成された眼鏡レンズの端面加工用砥石の凹溝部分において、切粉の排出が良好で目詰まりの生じない砥粒の適正な配列を得る。 - 特許庁

A V-groove G is formed in a wafer W to leave a slight thickness by means of a dicing blade 21A having a V-shaped forward end and the remaining part is cut completely by means of an extremely thin dicing blade 21B to produce a chip C having a substantially trapezoidal cross-section.例文帳に追加

ウェーハＷに先端Ｖ形状のダイシングブレード２１Ａで僅かな肉厚を残したＶ溝Ｇを形成し、残された部分を極薄のダイシングブレード２１Ｂで完全切断して、断面が略台形状のチップＣを製造する。 - 特許庁

A pair of MREs 12 and 13 constituting the first MRE bridge 10 form a first V-shaped pattern together, and a pair of MREs 14 and 15 constituting the second MRE bridge form a V-shaped pattern inverted by 180° to the first V-shaped pattern with the direction orthogonal to the center line 4a of the IC chip 4 as the axis.例文帳に追加

第１のＭＲＥブリッジ１０を構成する一対のＭＲＥ１２、１３は、互いに第１のハの字状パターンを形成しており、第２のＭＲＥブリッジ１２を構成する一対のＭＲＥ１４、１５は、第１のハの字状パターンに対してＩＣチップ４の中心線４ａに直交する方向を軸として１８０°反転したハの字状パターンを形成している。 - 特許庁

To provide a television broadcast receiver and its control method which facilitate optimum rating setting of V-Chip and effectively accelerates practicizing by making it convenient for a user to handle.例文帳に追加

この発明は、Ｖ−Chipの最適なレイティング設定を容易に行なうことができ、ユーザにとっての取り扱いを便利にして実用化を効果的に促進することを可能としたテレビジョン放送受信装置とその制御方法を提供することを目的としている。 - 特許庁

By applying the individual external power supply terminal of an LSI chip to be tested with a 0 V and maintaining the individual external power supply terminal of the other LSI chip in an open state to measure the characteristics of the power supply-side protective diode, connection tests on the common external terminals are performed.例文帳に追加

テストを行う側のＬＳＩチップの個別外部電源端子に０Ｖを印加し、他方のＬＳＩチップの個別外部電源端子はオープン状態として、電源側保護ダイオードの特性を測定することにより、共通外部端子の接続試験を行う。 - 特許庁

A V-shaped groove 3 is formed on the surface of a submount 1 for mounting a semiconductor laser chip 2 and a reflector 4 whose one face is a mirror face is arranged in the groove 3 so as to be opposed to the exit end face of the chip 2 and inclined at angles of 45° relative to the surface of the submount 1.例文帳に追加

半導体レーザチップ２を搭載するサブマウント１の表面にはＶ型の溝３が形成され、溝３には一面が鏡面の反射板４が半導体レーザチップ２の出射端面と対向し、かつサブマウント１表面に対し４５°になるように配置されている。 - 特許庁

In this way, when applying external stress to the object 1 to be machined, even when the size of a chip is small, for example, and force acting on one place of the chip is small, the object 1 to be machined can be surely cut along the predetermined cutting line by taking the groove 26 having the V-shaped cross section as a starting point.例文帳に追加

これにより、加工対象物１に外部応力を印加する場合に、例えば、チップサイズが小さく、チップ１箇所当たりに作用する力が小さくても、断面Ｖ字状の溝２６を起点として、加工対象物１を切断予定ラインに沿って確実に切断することが可能となる。 - 特許庁

In the video signal processing apparatus, blanking is one of V-chip features and blanking occurs, in response to auxiliary information such as XDS data, which are contained in a video signal for notifying the contents of television programs.例文帳に追加

ビデオ信号処理装置において、消去はＶ−チップの特徴の一部であり、消去はテレビジョン番組の内容を知らせるためにビデオ信号中に含まれているＸＤＳデータのような補助情報に応答して起こる。 - 特許庁

A power supply Vcc is supplied to the internal circuit of a semiconductor chip pulsingly from 0 V to a burn-in voltage Vbi, thus giving a current stress to the entire internal circuit and hence performing a burn-in test efficiently.例文帳に追加

半導体チップの内部回路に対してＶｃｃ電源を０Ｖからバーンイン電圧Ｖｂｉまでバルス状に供給することにより、内部回路全体に電流ストレスを与えることにより、効率良くバーンイン試験を行う。 - 特許庁

This technique is achieved by utilizing the on-chip boosted voltage level (V_pp) to supply the voltage for the control signal applied to a single N- channel transistor pass gate.例文帳に追加

この技術は、単一のＮチャネルトランジスタパスゲートに与えられる制御信号に電圧を供給するのに、オンチップで昇圧された電圧レベル（Ｖ_pp）を用いることによって達成される。 - 特許庁

To display some video images when a user selects a physical channel to which no logical channels correspond in a digital television broadcasting receiver to which a V chip 2.0 is mounted.例文帳に追加

Ｖチップ２．０が搭載されたデジタルテレビ放送受信装置において、論理チャンネルが対応付けられていない物理チャンネルをユーザが選択したときに、何らかの映像表示が行われるようにする。 - 特許庁

First infrared rays emitted from a first semiconductor chip 13 are reflected on a reflecting surface 16a on a V-shaped groove 17, and emitted through a lens 18 from the side face of a resin sealed body.例文帳に追加

第１の半導体チップ１３から発光された第１の赤外線光は、Ｖ字の溝１７上の反射面１６ａで反射され、レンズ１８を介して、つまり樹脂封止体の側面から射出される。 - 特許庁

Second infrared rays emitted from a second semiconductor chip 14 are reflected from the reflecting plane 16b of a V-shaped groove 17 and projected outside from the side face of the resin-sealed body 15 through the intermediary of the lens 18.例文帳に追加

また、第２の半導体チップ１４から発光された第２の赤外線光は、反射面１６ｂで反射され、レンズを１８を介して樹脂封止体の側面から射出される。 - 特許庁

The semiconductor integrated circuit chip 1 includes a buffer amplifier 3 for outputting to a second output terminal 4, a signal acquired by buffering in the same phase, an output signal (analog signal) V_O transmitted to a first output terminal 2.例文帳に追加

半導体集積回路チップ１に、第１の出力端子２へ送出する出力信号（アナログ信号）Ｖｏを同相でバッファした信号を第２の出力端子４に出力するバッファアンプ３を備えている。 - 特許庁

To form two V-shaped grooves adjacent to each other without increasing the chip size.例文帳に追加

チップサイズの増大無しに且つ互いに隣接する２つのＶ型の溝を形成することができる半導体マイクロ構造体及びその製造方法を提供するにある。 - 特許庁

To provide a television receiver that can enhance erasure of disturbed synchronization at switching of a slave screen input signal and slave screen video blanking when the television receiver is compatible with a V-CHIP rating.例文帳に追加

子画面入力信号切り替え時の同期乱れの消去やＶ−ＣＨＩＰのレイティング対応時の子画面映像ブランキングを改善することを可能とする。 - 特許庁

To provide a television receiver adopting a V chip system, which allows a user to know the rating of a selected program.例文帳に追加

この発明は、選局された番組のレーティングをユーザが知ることができるようになるＶチップ方式採用のテレビジョン受像機を提供することを目的とする。 - 特許庁

The output of the AND circuit 4 is at a low level only in the duration of outputting a reading signal (RD) from a CPU 2 and sending a chip select signal (CS) from an address decoder 3 and at a high level (+V) in other durations.例文帳に追加

アンド回路４の出力側は、ＣＰＵ２が読み出し信号（ＲＤ）を出力し、かつアドレスデコーダ３がチップセレクト信号（ＣＳ）を送出している期間のみローレベルとなり、それ以外の期間はハイレベル（＋Ｖ）になっている。 - 特許庁

When a state turns into a state not requiring a new arrangement/wiring area, areas of the V/H blockages 2, 3 are deleted by using a compaction processing program to perform chip compaction processing.例文帳に追加

新たに配置・配線領域を必要としない状態になったときは、コンパクション処理プログラムを使用してＶ／Ｈブロッケージ２、３の領域を削除してチップのコンパクション処理を行う。 - 特許庁

The wall surface of a valley part V of the guide chip GC is made a saliently curved surface to a valley line direction of the valley part, so that probability of damage of substrate is reduced.例文帳に追加

また、ガイドチップＧＣの谷部Ｖの壁面は、谷部の谷線方向に関して凸曲面となっているので、基板の損傷確率が低減される。 - 特許庁

When optical fibers 31, 32 are respectively arranged in the V-groove 12 on both sides of the chip 21, the cores of the optical fibers 31, 32 and the light entering and light emitting faces of the optical element are aligned with each other.例文帳に追加

チップ２１の両側でＶ溝１２に光ファイバ３１及び３２がそれぞれ配置されると、これら光ファイバのコアと光素子の光入出射面が一直線上に位置する - 特許庁

At a part where the IC chip and the antenna are connected, a pattern of solder to which a V-shaped groove is formed in advance, and a wire material constituting the antenna is arranged by using the groove as a guide.例文帳に追加

ＩＣチップとアンテナを接合する部分に、予めＶ字型の溝を付与した半田のパターンを形成しておき、前記溝をガイドとしてアンテナを構成する線材を配置する。 - 特許庁

To provide an on-chip inductor that can be made small, without increasing resistance loss or giving influence on other components, by forming an inductor in the inside of a V-shaped groove made open in a substrate.例文帳に追加

基板に開口したＶ字溝の内部にインダクタを形成することによって、抵抗損失が増加することなく、かつ、他の素子に影響を与えることなく小型化できるオンチップインダクタを提供する。 - 特許庁

To provide a semiconductor device containing at least one partially-depleted SOI-MOSFET capable of suppressing short channel effects and also controlling a V_th value in one chip, and to provide a method of manufacturing the semiconductor device.例文帳に追加

短チャネル効果を抑制すると共に、Ｖ_ｔｈ値を制御することができる部分空乏型ＳＯＩ−ＭＯＳＦＥＴを、1チップ内に少なくとも１個含んだ半導体装置及びその製造方法を提供する。 - 特許庁

If the download section information is not included in the broadcasting (S12: NO), the control part displays the V-Chip setting picture again on the display part 13 after displaying a message picture (20).例文帳に追加

このとき、当該放送にダウンロード区分情報が含まれていなければ（Ｓ１２：ＮＯ）、制御部は、メッセージ画面を表示した後（Ｓ２０）、Ｖ‐Ｃｈｉｐ設定画面を再び表示部１３に表示させる（Ｓ２１）。 - 特許庁