「adder」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

A speed increase/decrease detection means 45 detects that the ship 1 is in an acceleration state or in a deceleration state based on the absolute ship speed output from a navigation device 3 or on the ship speed through the water output from a measuring circuit 42 of the ship speed through the water, and outputs a detection result to an adder 50.例文帳に追加

加減速検出手段４５は、航法装置３から出力された絶対船速又は対水船速計測回路４２から出力された対水船速に基づいて、船舶１が加速状態又は減速状態にあることを検出し、検出結果を加算器５０に出力する。 - 特許庁

By referring to coding speed information, included in a pseudo- voice signal, a coding voice signal that is extracted by a transmission speed decoder 19, or a coding voice signal where speed identification information is added by a coding speed information adder 30 is selected and is outputted to the bearer line.例文帳に追加

疑似音声信号に含まれている符号化速度情報を参照して、伝送速度復元部１９により抽出された符号化音声信号又は符号化速度情報付加部３０により速度識別情報が付加された符号化音声信号を選択して、ベアラ回線に出力する。 - 特許庁

The integrator 6 inputs an output signal SF that is an information signal of a code signal for Early signal [0:n]-Late signal [0:n] calculated by the digital filter 3, monitors the signal for a fixed period M and integrates it as frequency jitter using a delay element and an adder.例文帳に追加

積分器６は、デジタルフィルタ３で計算されたアーリィ（Early）信号［０：ｎ］−レート（Late）信号［０：ｎ］の符号の情報信号である出力信号ＳＦを入力し、この信号を一定期間Ｍでモニターし、遅延要素と加算器とを用いて周波数ジッタとして積分する。 - 特許庁

An inverse Fourier transform section 5 forms a PCM signal, having the spectra of the band to be interpolated after the interpolation and an interpolation band adder section 6 forms an output signal, by adding the PCM signal formed by the inverse Fourier transforms section 5 and the PCM signal delayed by a delay section 2.例文帳に追加

逆フーリエ変換部５は、補間後の被補間バンドのスペクトルを有するＰＣＭ信号を生成し、補間バンド加算部６は、逆フーリエ変換部５が生成したＰＣＭ信号と遅延部２により遅延されたＰＣＭ信号とを加算して出力信号を生成する。 - 特許庁

A weighting device 234 and an adder 235 perform a process, averaging, for example, of pixel signals extracted by a prediction adjacent region acquisition device 232 by using a predetermined synthesis method so as to generate a comparative signal for an adjacent pixel signal for each of combinations.例文帳に追加

重み付け器２３４および加算器２３５は、予測隣接領域取得器２３２により抽出された画素信号を予め定めた合成方法を用いて、例えば平均化することで加工することにより、組み合わせ毎に隣接画素信号に対する比較信号をそれぞれ生成する。 - 特許庁

To provide a system including an address generation apparatus capable of generating addresses necessary for resolution conversion or the like of display data by an adder and a counter without using a multiplexer which is disadvantageous in terms of a mount area or operation speed when mounted in an integration circuit, and to provide the address generation apparatus.例文帳に追加

集積回路に実装する際の実装面積や動作速度の点で不利である乗算器を使用せず、加算器とカウンタで表示データの解像度変換などに必要なアドレスを発生することが可能となるアドレス生成装置を含むシステムおよびそのアドレス生成装置を提供する。 - 特許庁

An HLR (home location register) 10 in a mobile communication network 2a using the IMT-2000 is provided with a stop information adder 12 for instructing a RAND field of an authentication vector used for identification of USIM (user subscriber identity module) 40, to stop a part or the all of the functions in the subscriber identity module.例文帳に追加

ＩＭＴ−２０００による移動通信網２ａのＨＬＲ１０は、ＵＳＩＭ４０の認証に用いられる認証ベクトルのＲＡＮＤフィールドに、加入者認証モジュールにおける一部または全部の機能を停止させることを指示する停止情報付加部１２を備える。 - 特許庁

And pieces of decoded output of the decoders 111, 112 are multiplied by the coefficients α, β by the respective multipliers 211, 212 respectively, pieces of multiplied output are added together by the adder 213 and this added output is converted into a transmission signal in an SDI format by an SDI formatter 114.例文帳に追加

そして、各乗算器２１１、２１２でデコーダ１１１、１１２の復号出力に係数α、βをそれぞれ乗算し、これら乗算出力を加算器２１３で加算し、この加算出力をＳＤＩフォーマッター１１４でＳＤＩフォーマットの送出信号に変換する。 - 特許庁

A loop for extracting clock from an input signal is constructed, and a filter 21 in the loop is provided with a multiplier 30 for multiplying a phase error P by a filter coefficient, an accumulator 33 having multiplication function and an adder 34 for adding an output of the multiplier and an output of the accumulator.例文帳に追加

入力信号からクロックを抽出するためのループを構成し、当該ループ中のフィルタ２１に、位相誤差Ｐにフィルタ係数を乗じるための乗算器３０と、乗算機能付きアキュムレータ３３と、乗算器出力とアキュムレータ出力とを加算するための加算器３４とを設ける。 - 特許庁

From an image pickup means, RGB signals are outputted as television signals for acquiring color images, and R+Sync signals in which C-Sync which is a horizontal vertical synchronization signal is added to R signals by an adder or an analog switch or the like are outputted as the television signals for observing moving images with the near infrared rays.例文帳に追加

撮像手段から、カラー画像取得用テレビ信号としてのＲＧＢ信号、及び近赤外光による動画観察用テレビ信号として、Ｒ信号に水平垂直同期信号であるＣ−Ｓｙｎｃを加算器又はアナログスイッチ等で付加したＲ＋Ｓｙｎｃ信号を出力する。 - 特許庁

In order to correct the offset to be added by an amplifier 13 and a low-pass filter 15 on a route from an ultrasonic oscillator 11 to an AD converter 17, and the variance in the gain between the received signals, a digital adder 18 and a digital multiplier 19 are disposed on a rear stage of the AD converter 17.例文帳に追加

超音波振動子11からＡＤ変換器17に至る経路上にある増幅器13とローパスフィルタ15によって付加されるオフセットおよび受信信号間の利得のばらつきを補正するために、ＡＤ変換器17の後段に、ディジタル加算器18とディジタル乗算器19を配置する。 - 特許庁

The accurate processing of the bit resolution of the image data input to filter processing means 152 and 154 and adder means 155 to the bit higher by ≥2 bits than the bit resolution of the added image data D3 is made possible and the added images of the high quality may be obtained.例文帳に追加

フィルタ処理手段１５２，１５４および加算手段１５５に入力される画像データのビット分解能が加算画像データＤ３のビット分解能よりも２ビット以上高く、精度のよい処理を行なうことができるようになり、高画質の加算画像を得ることができる。 - 特許庁

An adder 15 adds an output signal from a phase compensation circuit part 14 to a signal proportional to the mean tracking deviation for one period inputted through a D/A converter 21 with the synchronism with the angular position signal of the optical disk D, and outputs a signal of the added result.例文帳に追加

加算器１５では、位相補償回路部１４からの出力信号と、光ディスクＤの角度位置信号に同期して、Ｄ／Ａコンバータ２１を介して入力された一周期分の平均トラッキング偏差に比例した信号とを加算し、この加算した結果の信号を出力する。 - 特許庁

The divider 2 having the division ratio and the phase independent of the period and the phase of the counter 1 is attained by predicting a counter value 101 after one division period by an adder 21 and the counter 1 is shared by the plurality of dividers having similar structures.例文帳に追加

前記課題は、加算器２１で、１分周周期後のカウント値１０１を予測することにより、カウンタ１の周期・位相と独立した分周比・位相を備える分周器２を実現し、同様の構造を持つ複数の分周器でカウンタ１を共有することによって達成される。 - 特許庁

This device is provided with a computing element for calculating a difference between output data from an arithmetic network, and with an adder which has a memory for storing output data and a differential value for calculating original data from the data and the differential value stored in the memory when outputting arithmetic processing data from the memory.例文帳に追加

演算ネットワークからの出力でデータ間の差分を計算する演算器と、出力データと差分値を格納するメモリを有し、メモリから演算処理データを出力する場合には、メモリに記録されたデータと差分値から元のデータを計算する加算器を設ける。 - 特許庁

In the case, a convolutional encoding output is outputted as it is when the input bit and the output bit of an input-side adder are coincident, and the convolutional encoding output is inverted and outputted in the case of no coincidence, thereby a convolutional encoding output equivalent to a non-recursive convolutional encoder is obtained.例文帳に追加

このとき、入力側加算器の入力ビットと出力ビットとが一致する時に、畳み込み符号化出力をそのまま出力し、不一致であるときには反転して出力することにより、非再帰型畳み込み符号器と等価な畳み込み符号化出力を得る。 - 特許庁

A detection circuit 13, a phase inverter 14, and an amplifier 15 are connected to a coil of a transducer 11 which sets up input pressure P_in to a booster 10, and output of the amplifier 15 is supplied to an input terminal of another side of an adder 12 into which a command signal is input.例文帳に追加

ブースタ１０に対して入力圧Ｐ_ｉｎを設定するトランスデューサ１１のコイルに検出回路１３と位相反転回路１４と増幅器１５とを接続し、増幅器１５の出力を、指令信号が入力される加算器１２の他方の入力端子に供給する。 - 特許庁

A D/A converter 18 converts each weighted signal from the digital signal processing section into an analog signal, an adder 19 sums the signals, a frequency converter 20 converts the sum into a signal with an RF frequency for radio equipment 12 and the converted signal is fed to a frequency converter 124 of the radio equipment.例文帳に追加

デジタル信号処理部からの重み付けされた各信号をＤ／Ａ変換器１８でアナログ信号に変換し加算器１９で加算してから周波数変換器２０で無線機１２のＲＦ周波数の信号に変換し、この無線機の周波数変換器１２4に供給する。 - 特許庁

Weighted average values of the data of memory 13 and the inputted acoustic data are calculated by the weighting coefficient multipliers 17, 19 and an adder 21 and the content of the memory 13 is updated based on the result of the calculation, and thereby only the noise component is stored in the memory 13.例文帳に追加

重み付け係数乗算器１７、１９及び加算器２１により、メモリ１３のデータと、入力した音響データとを重み付け平均値を算出し、その算出結果でメモリ１３の内容を更新することで、メモリ１３内にＮＯＩＳＥ成分のみが格納されるようにする。 - 特許庁

Then a gamma correction circuit 7 applies gamma correction to the long time exposure field and the short time exposure field by different gamma characteristics A, B, and a memory circuit 8 and an adder circuit 10 provide a video signal resulting from summing the long time exposure field and the short time exposure field by each field.例文帳に追加

次いで、ガンマ補正回路７により、長時間露光のフィールドと短時間露光のフィールドとが異なるガンマ特性Ａ，Ｂでガンマ補正され、メモリ回路８と加算回路１０とで各フィールド毎に長時間露光のフィールドと短時間露光のフィールドとが加算された映像信号が得られる。 - 特許庁

The coring circuit 18 removes or suppresses a signal having an amplitude smaller than a specified amplitude as a noise signal and generates an output and an adder 19 adds the output of the coring circuit 18 and the output of the LPF 16 and outputs the result as an output video signal.例文帳に追加

コアリング回路１８は所定の振幅より小さな振幅の信号をノイズ信号とみなして除去或いは抑制して出力し、加算器１９はコアリング回路１８の出力とＬＰＦ１６の出力とを加算して出力映像信号として出力する。 - 特許庁

The control adder 3 comprises a receiving section 8 which is connected to the circuit terminal 6 and receives facsimile reception signals from the external communication line 7, a processing section 9 connected to the receiving section 8, and a control section 10 for controlling the on/off of the odor sprays a-g by signals from the processing section 9.例文帳に追加

上記制御付加装置3には、回線端子6と接続するとともに、外部通信回線7からファクシミリ受信信号を受信する受信部8と、この受信部8と接続する処理部9と、処理部9からの信号によって香りスプレーａ〜ｇのＯＮ／ＯＦＦ制御をする制御部10とからなる。 - 特許庁

Since an adder 6 corrects the voltage command values Vα* and Vβ* by adding the voltage correction quantities ΔVα and ΔVβ to the voltage command values Vα* and Vβ*, the voltage command values Vα* and Vβ* are matched with the actual value and the AC electric motor 2 can highly precisely be controlled.例文帳に追加

加算器６は、電圧指令値Ｖα^*、Ｖβ^^*に対して電圧補正量ΔＶα、ΔＶβを加算することにより電圧指令値Ｖα^*、Ｖβ^*を補正するので、電圧指令値Ｖα^*、Ｖβ^*と実際値が一致し、交流電動機２を高精度に制御できる。 - 特許庁

An offset value is determined by a pin configuration of a pair of pins, and a modulated contrast voltage reference value generated from a variable voltage generator is determined by a total of the offset value and an original set value summed by an adder, and thus, one or a plurality of contrast voltages is generated.例文帳に追加

一組のピンのピンコンフィギュレーションにより、オフセット値を決定し、該オフセット値と原設定値の加算器による総和により可変電圧発生器が発生する変調のコントラスト電圧参考値を決定し、これにより一つ或いは複数のコントラスト電圧を発生する。 - 特許庁

At the time, when a defect state of the RF signal is detected by a defect detecting circuit 69, a system control part 59 switches a value to be added to the focus error signal in the adder 62 to bias of an inverse direction of this value from the focus bias stored in the focus bias register 65.例文帳に追加

このとき、ディフェクト検出回路６９によってＲＦ信号のディフェクト状態が検出された場合、システム制御部５９は、加算器６２にてフォーカスエラー信号に加算する値をフォーカスバイアスレジスタ６５に格納されたフォーカスバイアスからこの値の逆方向のバイアスに切り換える。 - 特許庁

When a bodily sensation mode is selected, a DSP 12 adds inputted Lch signal and Rch signal by an adder 41, extracts a low frequency component which is included in the sound signal by a low-pass filter 42, and outputs it to an MBS amplifier 14 as an MBS signal.例文帳に追加

体感モードが選択されたときには、ＤＳＰ１２では、入力されたＬｃｈ信号およびＲｃｈ信号を加算器４１により加算し、ローパスフィルタ４２により音声信号に含まれる低周波成分を取り出し、ＭＢＳ信号としてＭＢＳアンプ１４に出力する。 - 特許庁

The signals from the LPFs 9, 10 are branched and an orthogonal mixer 13 and an adder circuit 15 again synthesize the branched signals, a detection circuit 16 detects the synthesized signal to obtain an AGC control voltage, which is fed back to the AGC amplifiers 7, 8 so as to control the amplification factor thereby making the level of the input signal to the analog/digital converters 11, 12 constant.例文帳に追加

ＬＰＦ９、10からの信号を分岐し、直交ミキサ13と加算回路15で再度合成し、検波回路16で検波し、ＡＧＣ制御電圧とし、ＡＧＣアンプ７、８に帰還し、増幅度を制御し、Ａ／Ｄコンバータ11、12の入力信号のレベルを一定にする。 - 特許庁

The received wideband signal is divided by N pieces of BPFs 21, 22...2N and output of the BPFs 21-2N is amplified by AGC amplifiers 31, 32,...3N and is added in an adder 6 so that the maximum signal level of each output may be set as a value of 1/N time of an FSR of the A/D converter 7.例文帳に追加

受信した広帯域の信号をＮ個のＢＰＦ２１、２２、・・２Ｎで分割し、ＡＧＣアンプ３１、３２、・・３Ｎで前記ＢＰＦ２１〜２Ｎの出力を各出力の最大信号レベルがＡ／Ｄ変換器７のＦＳＲの１／Ｎの値になるように増幅して加算器６で加算する。 - 特許庁

By comparing the power P(Σ) of signal Σ output from an adder 27 and the power P(X) of received signal X of an auxiliary antenna 29, the signal Δ as the output signal of a subtracter 28 or the received signal X of the auxiliary antenna 29 is selectively output according to the comparison result.例文帳に追加

加算器２７から出力された信号Σの電力Ｐ（Σ）と補助アンテナ２９の受信信号Ｘの電力Ｐ（Ｘ）とを比較し、その比較結果に応じて減算器２８の出力信号である信号Δ又は補助アンテナ２９の受信信号Ｘを選択して出力する。 - 特許庁

The semiconductor integrated circuit device (IC) used for the transceiver such as the reader-writer in a UHF band electronic tag system is provided with an arithmetic unit 202 including a multiplier 208, an adder 209 and a register 207 between a baseband signal generating unit 201 and a DAC unit 203.例文帳に追加

ＵＨＦ帯電子タグシステムにおけるリーダ／ライタ等の送受信機に用いられる半導体集積回路装置（ＩＣ）において、ベースバンド信号生成部２０１とＤＡＣ部２０３との間に、乗算器２０８と加算器２０９とレジスタ２０７とを含む演算部２０２を設ける。 - 特許庁

In a slightly dark illuminance range, the multiplicative factor of the signal level by the AGC circuit is fixed, the inter-frame averaging processing is performed by the adder 6 and the multiplier 9, whose multiplication coefficient is enlarged as the detected signal level, is lowered, and thus the signal level is improved while the noise components are reduced.例文帳に追加

多少暗い照度範囲においては、ＡＧＣ回路による信号レベルの増幅率を一定にし、加算器と検出される信号レベルが小さくなるにつれ乗算係数が大きくなる乗算器によりフレーム間の加算平均処理が行われることによりノイズ成分を低減しつつ、信号レベルの改善を行う。 - 特許庁

The echo canceler 31 predicts an echo signal generated as the telephone received signal reaches a transmitted signal path 22B from a received signal path 22A by updating the tap coefficient of an adaptive filter 310 and an adder 311 subtracts the predicted signal from a transmitted signal transmitted through the transmitted signal path 22B.例文帳に追加

エコーキャンセラ３１は、受話信号が受話信号路２２Ａから送話信号路２２Ｂに回り込むことにより発生するエコー信号を適応フィルタ３１０のタップ係数を更新して予測し、その予測したエコー信号を送話信号路２２Ｂを送信された送話信号から加算器３１１により減算する。 - 特許庁

A wireless transmission apparatus 1 includes (n) pieces of coders 102 for simultaneously coding groups of symbols of (n) users on the basis of a maximum multiplexing number (n) of a code multiplexing system and an adder 104 for multiplexing spreading signals output from the coders, and the multiplexed transmission signal is modulated and transmitted.例文帳に追加

無線送信装置１は、符号多重方式の最大多重数ｎに基づいて、ｎユーザのシンボルのグループを同時に符号化するｎ個の符号化器１０２と、該符号化器から出力された拡散信号を多重化する加算器１０４とを有し、多重化された送信信号を変調して送信する。 - 特許庁

Multiplier sections 52a to 52c apply a weight to a signal received by the reception antennas 2A to 2C so as to change the directivity by the elements of the reception antennas 2A to 2C in a way of optimizing the reception sensitivity to the wireless tag T and output the signal after weighting from an adder section 53.例文帳に追加

また、それら受信アンテナ２Ａ〜２Ｃで受信した信号に対し、アダプティブアレイ処理部５０において、受信アンテナ２Ａ〜２Ｃ素子による指向性を無線タグＴに対する受信感度が最適となるように変化させるためのウェイトを乗算部５２ａ〜ｃで適用し、その重み付け後の信号を加算部５３より出力する。 - 特許庁

Data C=0.5×(Acor-Bcor) fetched to the latch 203 are used as correction data, the correction data are subtracted from correlation computation output A by a subtractor 204, corrected data Aaft (beam A output) becomes Aaft=A-C, and the correction data are added to correlation computation output B by an adder 205.例文帳に追加

ラッチ２０３に取り込まれたデータＣ＝０．５×（Ａｃｏｒ−Ｂｃｏｒ）を補正データとして用い、減算器２０４により相関演算出力Ａから補正データを減算し、補正後データＡａｆｔ（ビームＡ出力）は、 Ａａｆｔ＝Ａ−Ｃとなり、また、加算器２０５により相関演算出力Ｂに補正データを加算する。 - 特許庁

In a method for mitigating single event effects, a phase difference signal from a phase-frequency detector 12 is added by an adder 40 through charge pumps 24 and 30, a resistive proportion loop filter 26, a capacitive integration loop filter 32 and bias generators 28 and 34 and fed back to the detector 12 through a VCO 14 and a frequency divider 16.例文帳に追加

位相−周波数検出器１２からの位相差信号は、チャージ・ポンプ２４及び３０、抵抗性の比例ループ・フィルタ２６及び容量性の積分ループ・フィルタ３２、バイアス発生器２８及び３４を介して、加算器４０で加算され、ＶＣＯ１４，分周器１６を介して検出器１２にフィードバックされる。 - 特許庁

The noise canceling headphones are provided with a predicting means 20 for predicting a noise signal to be generated in future from a noise signal from a noise signal generated by the transduction by the microphone, a cancel noise generating means 24 for inverting the phase of a predicted noise signal, and an adder 64 which sums up and inputs an audio signal and the cancel noise to a signal acoustic transducing element.例文帳に追加

マイクロホンで変換される騒音信号から将来発生する騒音信号の予測手段２０、予測した騒音信号の位相を反転させるキャンセルノイズ生成手段２４、オーディオ信号とキャンセルノイズを加算して信号・音響変換素子に入力する加算器６４、を備える。 - 特許庁

A current sensor 94 detects the current flowing in the synchronous motor M; an adder 11 subtracts a q-axis current value i_q, from a q-axis current command value i_q^* for generating q-axis current deviation as a correction value; a voltage command generator 13 generates a voltage vector, corrected based on the q-axis current deviation.例文帳に追加

電流センサ９４が、同期モータＭに流れる電流を検出し、加算器１１が、ｑ軸電流指令値ｉ_q^*からｑ軸電流値ｉ_qを減算して補正値としてのｑ軸電流偏差を生成し、電圧指令生成部１３が、ｑ軸電流偏差に基づいて補正した電圧ベクトルを生成する。 - 特許庁

The correction processing part is comprised of units of a plurality of multipliers 15-1 to 15-n and adders 16-1 to 16-n (a_1 and b_1, a_2 and b_2, ...), its result is output via a multiplexing circuit 17 and addition between output of a multiplexing circuit 12 and output of the multiplexing circuit 17 is performed by an adder 18.例文帳に追加

補正処理部分では複数の乗算器１５−１〜１５−ｎ及び加算器１６−１〜１６−ｎ（ａ_1 とｂ_1 ，ａ_2 とｂ_2 ，・・・）のユニットから構成されており、その結果は多重回路１７経由で出力され、加算器１８にて多重回路１２の出力と多重回路１７の出力との加算を行う。 - 特許庁

A subtracter 39 calculates vertical correlation according to vertical pixel information, a subtracter 40 calculates horizontal correlation according to horizontal pixel information, and a adder 41 adds a threshold K1, and then a comparator 42 outputs the vertical and horizontal correlation results as a signal C to a decision circuit 38.例文帳に追加

減算器３９は垂直方向の画素情報に基づいて垂直相関を算出し、減算器４０は水平方向の画素情報に基づいて水平相関を算出し、加算器４１によってしきい値Ｋ１を加算した後、比較器４２によって垂直、水平の相関結果を判別回路３８に信号Ｃとして出力する。 - 特許庁

The load torque τM required to the driving device in accordance with a rotating speed is calculated by adding the torque for acceleration and deceleration and the torque for tension by an adder 111 during the operation, and the drivable torque corresponding to the rotating speed of the driving device is operated by a rewinding drivable torque operating circuit 113.例文帳に追加

運転中に加減速分トルクと張力分トルクとを加算器１１１で加算することにより、駆動装置に回転速度に応じて要求される負荷トルクτ_Ｍを算出し、巻戻駆動可能トルク演算回路１１３で駆動装置の回転速度に対応した駆動可能トルクを演算する。 - 特許庁

A correcting signal generating circuit 9 generates a correcting signal being the edge pulse signal of a signal from the signal which is outputted from a defect period detecting circuit 4 and indicates a defect period, the correcting signal is added to a TE signal by a prescribed polarity by a correction adder 10 and, then, the TE signal is corrected.例文帳に追加

ディフェクト期間検出回路４から出力されるディフェクト期間の示す信号からその信号のエッジパルス信号である補正信号を補正信号生成回路９で生成し、補正加算器１０でその補正信号を所定の極性でＴＥ信号に加算してＴＥ信号の補正を行う。 - 特許庁

Multipliers 211, 212 by every system, an adder 213 and a parameter converter 214 are integrated in a material information editing device 21 and coefficients α, β read from a storage part according to an A/B switching signal or a composite control signal are given to the respective multipliers 211, 212 by the parameter converter 214.例文帳に追加

素材情報編集装置２１に各系統毎の乗算器２１１、２１２と、加算器２１３と、パラメータ変換器２１４とを内蔵し、かつパラメータ変換器２１４でＡ／Ｂ切替信号または合成制御信号に応じて記憶部から読み出した係数α、βを各乗算器２１１、２１２に与える。 - 特許庁

At a supplied water flow rate controller 112, the output of the adder which is a target value of the supplied water flow rate controller 112 is compared with a supplied water flow rate measured by a supplied water flow rate transmitter 111, and then the supplied water flow rate is controlled by a supplied water control valve 113 in response to this result.例文帳に追加

給水流量制御器１１２において、給水流量制御器１１２の目標値である加算器の出力は給水流量トランスミッタ１１１で計測された給水流量と比較され、この結果に応じて給水制御弁１１３によって給水流量が制御される。 - 特許庁

The detection results 72 are added by an adder 76 to a set value (set count 74), i.e., the count for generating a vertical sync signal, and the sum is inputted to a counter 80 for generating a vertical sync signal as a count for generating an actual vertical sync signal (count 78 for generating a vertical sync signal).例文帳に追加

この検出結果７２と、垂直同期信号発生用カウント値としての設定値（設定カウント値７４）とを加算器７６で加算した値が、実際の垂直同期信号を発生させるためのカウント値（垂直同期信号発生カウント値７８）として、垂直同期信号発生カウンタ８０に入力される。 - 特許庁