| 例文 |
arithmetic algorithmの部分一致の例文一覧と使い方
該当件数 : 66件
ARITHMETIC DEVICE FOR OBSERVATION PROBABILITY OF HIDDEN MARKOV MODEL ALGORITHM例文帳に追加
隠れマルコフモデルアルゴリズムの観測確率の演算装置 - 特許庁
An arithmetic encoding algorithm is used to encode the vectors.例文帳に追加
算術符号化アルゴリズムを用いてこれらのベクトルを符号化する。 - 特許庁
DATA FLOW ALGORITHM FOR SYMBOL ARITHMETIC OPERATION OF LEAST UPPER BOUNDARY(LUB) TYPE例文帳に追加
最小上界(LUB)タイプの記号演算のためのデータ・フロー・アルゴリズム - 特許庁
To provide an arithmetic device for observation probability of hidden Markov model algorithm.例文帳に追加
隠れマルコフモデルアルゴリズムの観測確率の演算装置を提供する。 - 特許庁
To provide an adaptive array antenna the arithmetic amount of which is between that of the LMS(Least Mean Square) algorithm and the RLS(Recursive Least Square) algorithm and the convergence time of an array response of which is close to that of the RLS algorithm.例文帳に追加
演算量がLMSアルゴリズムとRLSアルゴリズムの中間位でアレイ応答値の収束時間がRLSアルゴリズムに近いアダプティブアレイアンテナの実現。 - 特許庁
An arithmetic circuit 8 processes Euclidean algorithm with two-frequency setting data.例文帳に追加
演算回路8は、2つの周波数設定データによりユークリッド互除法演算処理をする。 - 特許庁
To provide an arithmetic program conversion apparatus for obtaining a hardware model program from an arithmetic program such as an algorithm model program, an arithmetic program conversion method and a program.例文帳に追加
アルゴリズムモデルプログラムなどの演算プログラムから、ハードウェアモデルプログラムを得ることができる演算プログラム変換装置、演算プログラム変換方法およびプログラムを提供する。 - 特許庁
These functions generate pseudo-random numbers using the linear congruential algorithm and 48-bit integer arithmetic. 例文帳に追加
これらの関数は線形合同アルゴリズムと 48ビット整数演算を用いて疑似乱数を生成する。 - JM
To provide an efficient arithmetic encoder/decoder by reducing complexity of encoding/decoding algorithm.例文帳に追加
符号化・復号化アルゴリズムの複雑さを低減し効率の良い算術エンコーダ・デコーダを提供する。 - 特許庁
To provide a communication apparatus for controlling a transmission/reception antenna pattern by using a plurality of antennas for shortening the converging time of an RLS algorithm when performing the arithmetic operation of the weight vectors of a bi-directional vector modulator according to the RLS algorithm.例文帳に追加
RLSアルゴリズムによって双方向ベクトル変調器のウエイトベクトルを演算する場合に、RLSアルゴリズムの収束時間を短縮する。 - 特許庁
The arithmetic processing unit for games holds a key needed for deciphering the game program 202a ciphered by a prescribed algorithm inside.例文帳に追加
所定のアルゴリズムで暗号化された遊技プログラムを復号化するのに必要な鍵を内部に保持する。 - 特許庁
The use of the calculation algorithm for the arithmetic device and the program allows high-speed operation for the trigonometric function.例文帳に追加
この計算アルゴリズムを演算装置やプログラムに使用することで、高速に三角関数の演算ができる。 - 特許庁
Thus, the corrected RLS algorithm makes it possible to reduce the number of times of arithmetic operations until predetermined convergence conditions are satisfied compared with the conventional RLS algorithm.例文帳に追加
修正RLSアルゴリズムを用いることで、従来のRLSアルゴリズムに比べて所定の収束条件を満たすまでの演算回数を低減することができる。 - 特許庁
To provide an arithmetic circuit for correcting the MAX-log-MAP algorithm on the basis of the Log-MAP algorithm wherein the circuit scale is decreased so as to reduce a data path delay.例文帳に追加
Log−MAPアルゴリズムに基づきMAX−Log−MAPを補正する演算回路において、その回路規模を縮小し、データパス遅延を減少させること。 - 特許庁
To provide a receiver with an adaptive array diversity, that uses a simple algorithm whose arithmetic amount is nearly equal to that by the LMS(least mean square) algorithm and whose weight is converged at a high- speed.例文帳に追加
LMSと演算量がほぼ同等な簡単なアルゴリズムを用い、かつ、高速にウエイトが収束する適応アレーダイバーシティの受信装置を提供すること。 - 特許庁
To provide a calculator and a calculating method performing non- restoration radix - 2 division and a square root arithmetic algorithm.例文帳に追加
非復元基数−2割り算及び平方根演算アルゴリズムを行う計算装置および計算方法を提供する。 - 特許庁
To quicken the arithmetic operation of an extended Euclidean algorithm only by adding small-scaled hardware (logical element whose gate number is small).例文帳に追加
少規模のハードウエアー(小ゲート数の論理素子)を追加するだけで、拡張ユークリッド互除法の演算の高速化が図る。 - 特許庁
To provide a slow motion image detection device that has simple arithmetic processings and configuration required for detecting a slow motion image from a moving image coded by a coding algorithm, including an inter- frame predictive coding algorithm.例文帳に追加
フレーム間予測符号化アルゴリズムを含む符号化アルゴリズムによって符号化された動画像からスローモーション画像を検出する際に必要な演算処理および構成を簡易とする。 - 特許庁
A second arithmetic part 50 executes a second algorithm different from the first algorithm to allocate the allocation objects to the allocated objects which have not been selected by the first arithmetic part 40 among the plurality of allocated objects according to the setting conditions.例文帳に追加
第2演算部50は、複数の被割当対象のうち第1演算部40により選択されていない被割当対象に対して、設定条件にしたがい割当対象を割り当てる、第1アルゴリズムと異なる第2アルゴリズムを実行する。 - 特許庁
To actualize arithmetic which is always applicable to reciprocal arithmetic in two extension fields without providing any special condition by making the reciprocal arithmetic by algorithm limited to the reciprocal arithmetic in the two extended fields faster than by a method, such as a binary method and a window method, which uses general power remainder arithmetic.例文帳に追加
2の拡大体上の逆数演算に限定したアルゴリズムによって、逆数演算をバイナリメソッドやウインドウメソッドなどの一般的なべき乗剰余演算を利用する方法より高速化し、特殊な条件を設けずに2の拡大体上の逆数演算に常に適用可能な演算を実現する。 - 特許庁
The compression algorithm is based on a classified linear-regression prediction followed by context-based arithmetic coding of the outcome residuals. 例文帳に追加
この圧縮アルゴリスムは、分類された線型回帰予測に続く結果残差の文脈ベース算術符号化に基づくものである。 - コンピューター用語辞典
To provide a decoding apparatus and method and an information processing apparatus and method for using a circuit or a computer to easily obtain an arithmetic result of a message from a check node to a variable node in the case of realizing the arithmetic operation in a logarithmic region of a message passing algorithm.例文帳に追加
メッセージパッシングアルゴリズムの対数領域での演算の実現に際し、チェックノードから変数ノードへのメッセージの演算結果を、回路又は計算機により容易に求める。 - 特許庁
To obtain an adaptive antenna receiver where a processing load on an arithmetic circuit is reduced by markedly reducing the arithmetic quantity of an adaptive update algorithm for calculating an antenna weight coefficient.例文帳に追加
アンテナ重み係数を算出するための適応更新アルゴリズムの演算量の大幅な削減を図って、演算回路の処理負荷を軽くした適応アンテナ受信装置を得る。 - 特許庁
To provide a traveling construction machine capable of executing arithmetic processing necessary for traveling control by simple algorithm and shortening the time required for the arithmetic processing.例文帳に追加
走行制御のために必要な演算処理を単純なアルゴリズムで行うことができ、その演算処理に要する時間を短縮することができる走行型建設機械を提供する。 - 特許庁
To provide a transcoding device that converts coded data into coded data compatible with another coding algorithm with a small arithmetic amount while reducing the image.例文帳に追加
少ない演算量で、画像縮小を行いながら、符号化データを他の符号化アルゴリズムに対応した符号化データに変換する。 - 特許庁
To detect a phase error between received signals of an adjacent frame, which can apply an LMS algorithm with an easy arithmetic to a TDMA radio system.例文帳に追加
TDMAの無線システムに演算の簡単なLMSアルゴリズムの適用を可能にする、隣接フレームの受信信号間の位相誤差を検出する。 - 特許庁
The encryption chip includes a pipeline of arithmetic processors, each of which processes a round within a secret key algorithm.例文帳に追加
暗号化チップは、演算処理装置のパイプラインを含み、該演算処理装置の各々は、秘密鍵アルゴリズム内の1ラウンドを処理することが可能である。 - 特許庁
The plurality of cipher cores performs arithmetic of common key encryption algorithm utilizing CTS by using a common key when a CTS flag is on.例文帳に追加
複数の暗号コアは、CTSフラグがオンの場合に共通鍵を用いてCTSを利用した共通鍵暗号アルゴリズムの演算を行う。 - 特許庁
To provide a Euclidean algorithm arithmetic unit for a polynomial in a Galois field, that can reduce circuit scale, especially a memory space, without causing increase in the processing time.例文帳に追加
ガロア体における多項式のユークリッド互除演算に関して処理時間の増大を招くことなく回路規模、特にメモリスペースを低減する。 - 特許庁
To make an algorithm into a circuit, by which both problems are solved, i.e., the appropriate display of glare in drawing a dynamic image and a display arithmetic load.例文帳に追加
動的な映像描画時のグレアの適切な表示と表示演算負荷の両問題点を共に解決するアルゴリズムの回路化を行う。 - 特許庁
THen a group ID (IDp1) and a cipher key (KEYp1) are generated through specified arithmetic algorithm on the basis of the production number of the printer (step S4).例文帳に追加
次に、プリンタの製造番号に基づいてグループID(IDp1)および暗号鍵(KEYp1)を所定の演算アルゴリズムによって生成する(ステップS4)。 - 特許庁
The feature data extraction first processing is to perform arithmetic operation where there is no possibility that feature data as a final result are estimated even when an algorithm is decoded.例文帳に追加
特徴データ抽出第1処理では、アルゴリズムが解読されても最終結果の特徴データが推測される可能性のない演算を行う。 - 特許庁
To provide a graphic arithmetic processing chip capable of suppressing fragmentation of a storage area by a simple algorithm whose load is suppressed.例文帳に追加
負荷が抑制された簡易なアルゴリズムによって記憶領域の断片化を抑制するができるグラフィック演算処理チップチップを提供することを目的とする。 - 特許庁
To provide a digital circuit that can enhance the performance of a whole summary function SHA(The Secure Hash Algorithm) arithmetic operation.例文帳に追加
要約関数SHA(The Secure Hash Algorithm)演算全体の性能を向上させるデジタル回路を提供する。 - 特許庁
To provide a power grid simulator capable of simplifying a relay unit simulation algorithm data by dividing and storing a relay unit simulation algorithm of an inverse time space limit characteristic overcurrent relay as a single operation characteristic arithmetic operation and a factor.例文帳に追加
反限時特性過電流リレーのリレー単体模擬演算アルゴリズムを単一の動作特性演算式と係数とを分けて格納し、リレー単体模擬演算アルゴリズムデータを簡素化することのできる電力系統のシミュレーション装置を得る。 - 特許庁
To provide a shaping algorithm self-monitoring system that can overcome a problem of disabling accurate shaping, on the occurrence of a fault in an arithmetic result due to the fault of a hardware logic circuit realizing a CDV(cell delay variation) reduction type algorithm.例文帳に追加
CDV削減形アルゴリズムを実現するハードウェア論理回路の異常によって演算結果に異常が生じると、正確なシェーピングが不可能になるという課題を克服するシェーピングアルゴリズム自己監視方式を提供する。 - 特許庁
The variable gain LMS (VLMS) algorithm is used for a weight update algorithm and adaptively revising a variable gain parameter and an initial value in the weight calculation can increase converging speed with an arithmetic amount nearly equal to that of the conventional LMS.例文帳に追加
可変ゲインLMS(VLMS)をウエイト更新アルゴリズムに使用し、且つ適応的に可変ゲインパラメータおよびウエイト計算における初期値を変更することにより、通常のLMSと同程度の演算量で収束速度を高速化できる。 - 特許庁
The 1-D IDCTs are computed by a series of maximum arithmetic computation steps corresponding to a high-speed 1-D IDCT algorithm realized in an assigned time.例文帳に追加
1−D IDCTは、割り当てられた時間内の実現された高速1−D IDCTアルゴリズムに対応する、一連の最大演算計算ステップによって計算される。 - 特許庁
The encryption processing apparatus 1 uses a processor 30 performing encryption through encryption processing adopting the KPS system to perform a matrix arithmetic operation (multiplication between an execution ID and a secrecy algorithm) to calculate a common key and to omit a matrix arithmetic circuit and an input output function for the matrix arithmetic operation.例文帳に追加
暗号処理装置1は、KPS方式による暗号処理において、暗号化を行うプロセッサ30によって、共通鍵を算出するための行列演算(実行IDと秘密アルゴリズムとの乗算)を行い、行列演算回路および行列演算のための入出力機能を省略することとしている。 - 特許庁
To provide an arithmetic method with calculation quantity which is almost the same as that in such a case that the dimension of state quantity is low even when the dimension of the state quantity is made high by applying a characteristic calculation algorithm to a linear theory.例文帳に追加
線形理論に特徴的な計算アルゴリズムを適用して、状態量の次元が高くなっても低次元の場合とほぼ同様の計算量で済む手法を提供すること。 - 特許庁
To provide an identification method of an unknown system by a coefficient update algorithm for a band split adaptive filter with a short convergence time by using a limited arithmetic amount or a memory capacity.例文帳に追加
限られた演算量またはメモリ量の中で収束時間が短い帯域分割型適応フィルタの係数更新アルゴリズムによる未知システムの同定方法を提供すること。 - 特許庁
To provide a method of appropriately communicating solution candidates between processes in such a way as not to increase communication load by appropriately distributing the logic of an algorithm so that the efficiency of distributed arithmetic can be maximized.例文帳に追加
分散計算の効率が最大化できるようアルゴリズムのロジックを適切に分散し、通信負荷が大きくならないよう解候補を適切にプロセス間で通信する方法を提供する。 - 特許庁
To provide a CDMA adaptive array antenna receiver with which an arithmetic amount of an adaptive update algorithm to calculate an antenna weight coefficient is remarkably reduced so as to lighten the processing load on a DSP.例文帳に追加
アンテナ重み係数を算出するための適応更新アルゴリズムの演算量の大幅な削減を図って、DSPの処理負荷を軽くしたCDMA適応アレーアンテナ受信装置を得る。 - 特許庁
At the part for performing the interpolation from d to t, by an arithmetic circuit 2, it is equivalent to the fact of applying a fixed condition for t and thus, the operation similar to the existing algorithm is made possible.例文帳に追加
dからtへ補間する部分では、演算回路202により、tについて一定の条件を課したことと同等であり、これにより既存のアルゴリズムと同様の動作が可能となる。 - 特許庁
To enhance the commercial value of a digital camera by adding a snap shot photographing function with which a photographing error hardly occurs and to simplify the configuration or arithmetic processing algorithm of the digital camera.例文帳に追加
撮影ミスが発生しにくいスナップショット撮影機能を付加することで、デジタルカメラとしての商品的価値を高めるとともに、デジタルカメラの構成や演算処理アルゴリズムなどを簡略化する。 - 特許庁
The discrimination device 116 controls changeover switches 114, 117 so that when the discrimination depicts that the error signal is greater than the threshold t1, a coefficient update section 119 conducts a tap coefficient update arithmetic operation by using the RLS algorithm, and if the error signal is smaller than the threshold t1, a coefficient update section 120 conducts a tap coefficient update arithmetic operation by using the LMS algorithm.例文帳に追加
そして、判定の結果、誤差信号が閾値t1より大きい場合、係数更新部119にてRLSアルゴリズムによりタップ係数更新演算を行い、誤差信号が閾値t1より小さい場合、係数更新部120にてLMSアルゴリズムによりタップ係数更新演算を行うように、判定器116は、切替スイッチ114及び切替スイッチ117を制御する。 - 特許庁
When an employee A inputs a unique personal code P(A) to carry out initializing process, the IC card therein executes arithmetic operations, based on a prescribed algorithm using the codes P(A), G(A), and stores data uniquely obtained from the arithmetic operations as encryption key information K(A).例文帳に追加
社員甲が、固有の個人コードP(甲)を入力して初期化プロセスを行うと、ICカード内部において、P(甲)とG(A)を用いた所定のアルゴリズムに基づく演算が行われ、当該演算により一義的に求まるデータが、暗号用鍵情報K(甲)としてICカードに格納される。 - 特許庁
The arithmetic processing unit for games ciphers and fetches a first key needed for deciphering the game program 202a ciphered by a prescribed algorithm and holds a second key needed for deciphering the first key inside.例文帳に追加
所定のアルゴリズムで暗号化された遊技プログラムを復号化するのに必要な第1の鍵を暗号化して取り込み、且つ、その第1の鍵を復号化するのに必要な第2の鍵を内部に保持する。 - 特許庁
A logic display means 11 displays a logic on a display screen 2 by combining display objects showing conditions, actions, and logical arithmetic operations configuring the logic of the operation algorithm to express the logic.例文帳に追加
ロジック表示手段11は、動作アルゴリズムのロジックを構成する条件、アクション、および論理演算、をそれぞれ示す表示オブジェクトを組み合わせて表示画面2上に表示することで、ロジックを表現する。 - 特許庁
Thus, the arithmetic amount of the adaptive update algorithm used by all MMSE control circuits 5-1-5-L can considerably be reduced in proportion from (NL)2 to N2L so as to relieve the processing load of the DSP.例文帳に追加
これにより、全てのMMSE制御回路5−1〜5−Lで使用される適応更新アルゴリズムの演算量を(NL)^2 からN^2 Lに比例するように大幅に削減可能となって、DSPの処理負荷を軽減できる。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
