「cell data」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

A current transistor group for high-order bits of the received digital data is placed close to both a current cell group for several low-order bits and a current cell group for mid-position bits.例文帳に追加

入力ディジタルデータの上位ビット用の電流トランジスタ群を、下位の数ビット用の電流セル群と中位ビット用の電流セル群双方に近接するように配置した。 - 特許庁

To provide a semiconductor device that reduces occupation area of a memory cell without slowing down writing operation for data to the memory cell.例文帳に追加

本発明は、メモリセルへのデータの書き換え動作を遅くすることなく、メモリセルの占有面積を小さくすることのできる半導体装置を提供することを課題とする。 - 特許庁

A verification operation after the data erase operation is performed regarding an erased block after erase blocks are retrieved simultaneously in parallel regarding the left cell array 1L and the right cell array 1R.例文帳に追加

データ消去後のベリファイ動作は、左右セルアレイ１Ｌ，１Ｒについて同時並行的に消去ブロックの検索を行って、消去されたブロックについて行われる。 - 特許庁

When contents of the memory cell Do are logic '1' and stored contents of the polarity holding cell Dc are logic '0', a value of read out output data Do0 is logic '1'.例文帳に追加

メモリセルＤ0の内容が論理「１」で極性保持セルＤcの記憶内容が論理「０」であったとすると、読み出される出力データＤo0の値は論理「１」となる。 - 特許庁

At this time, the readout operation of a second data group is preliminarily executed to the second memory cell group exclusive of the first memory cell group among the one set of the memory cells.例文帳に追加

また、この際、該１組のメモリセルのうちの第１のメモリセル群以外の第２のメモリセル群に対し、第２のデータ群の読み出し動作が、予備的に実行される。 - 特許庁

Controllers (312, 322) maps automatically a unit of a first main storage cell to a unit of a second storage cell again mapping to the command signal without interrupting access for memory data.例文帳に追加

コントローラ(312,322)は、メモリデータへのアクセスを中断することなく、コマンド信号に応答して前記第１の主記憶セルのユニットを自動的に第２の記憶セルのユニットへ再マッピングする。 - 特許庁

Accordingly, when a data corresponding to the power-supply potential of the bit line is written in a memory cell, a short circuit with the bit line of the word line corresponding to the memory cell is decided.例文帳に追加

その結果、ビット線の電源電位に対応するデータがメモリセルに書き込まれた場合は、そのメモリセルに対応するワード線がビット線と短絡していると判断する。 - 特許庁

Even if the gate TRs of a memory cell are kept turned off by applying an L to word lines 106, 107, etc., the L can be written as the data to the memory cell.例文帳に追加

このときに、ワード線１０６，１０７等にＬを与えてメモリセルのゲートトランジスタをオフ状態にしておいても、メモリセルにデータとしてＬを書き込むことができる。 - 特許庁

The sense amplifiers SA1-SAn, switch part YSW4, and input/output control circuit IOC are activated again for the test cell to read the data out of the test cell (process 3).例文帳に追加

（処理３）次に、再度、テストセルに対してセンスアンプＳＡ１〜ＳＡｎとスイッチ部ＹＳＷ４と入出力制御回路ＩＯＣとを活性化させて、テストセルからデータを読み出す。 - 特許庁

To provide a non-volatile semiconductor storage device in which dispersion of read-out current caused by a data state of a non-selection memory cell and a position of a selection memory cell is reduced.例文帳に追加

非選択メモリセルのデータ状態や選択メモリセルの位置による読み出し電流のばらつきを低減した不揮発性半導体記憶装置を提供する。 - 特許庁

In a memory cell array 1, a memory cell range being a unit of data erasion is made one block, and assembly of one block to plurality of blocks is made one core and the plurality of cores are arranged.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

To provide a memory cell which is free of excessive erasure, has a large cell current for reading operation to easily make an accurate data read, has no variance in characteristics, and can be made fine.例文帳に追加

過剰消去の問題がなく、読出動作時のセル電流が大きくて正確なデータ読出が容易であり、特性にバラツキがなく、微細化が可能なメモリセルを提供する。 - 特許庁

In a memory cell array 1, a plurality of cores are arranged, wherein a memory cell range used as a unit for data erasure is made one block, and a set of one or a plurality of blocks is made one core.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

The CPU 40 outputs the digital data of cell voltage inputted in one period, as one packet to an external device, thus transmitting efficiently detected cell voltage.例文帳に追加

ＣＰＵ４０は、一時期に入力されるセル電圧のディジタルデータを１つのパケットとして、外部の装置へ出力することにより、効率よく検出したセル電圧を送信する。 - 特許庁

Consequently, the TAT is sped up so that delay time is shortened by reducing logic steps to the tag memory cell and the data memory cell when indicated with a logic circuit.例文帳に追加

これにより、論理回路で表した場合のタグメモリセル、及びデ−タメモリセルまでの論理段数を削減して遅延時間を短縮することでＴＡＴを高速化する。 - 特許庁

To provide a method for exactly reading data of a memory cell even when a normal read operation (to set one reference cell) is difficult or impossible.例文帳に追加

通常の読み出し動作（１つのリファレンスセルを設定すること）が困難若しくは不可能な場合においても、メモリセルのデータを正確に読み出す方法を提供する。 - 特許庁

To provide a semiconductor memory device provided with a plurality of ports, which reduces a clock cycle required for data transfer between a common memory cell array and an exclusive memory cell array.例文帳に追加

共有メモリセルアレイと専用メモリセルアレイとの間のデータ転送に要するクロックサイクルを削減することのできる複数のポートを備える半導体記憶装置を提供する。 - 特許庁

A delay calculation means 106 uses the cell delay model 104 and calculates the signal transmission delay of a network that includes one or more output terminals of the cell in circuit data 105.例文帳に追加

遅延計算手段１０６は、セル遅延モデル１０４を使用して、回路データ１０５中のセルの出力端子を１以上含むネットワークの信号伝達遅延を計算する。 - 特許庁

A power source current measurement condition determining section 20 determines whether the mega cell and other than the mega cell lie in the standby state based on the function and signal data of a simulation result.例文帳に追加

電源電流測定条件判定部２０は、この関数とシミュレーション結果の信号データにより、メガセルおよびメガセル以外の部分がスタンバイ状態か否かを判定する。 - 特許庁

When the second and subsequent data are read from the normal cell of the other address, as the reference cell is in a reset state, the reference levels are equal in the first and the subsequent reading.例文帳に追加

他のアドレスのノーマルセルから２回目以降のデータを読み出す際には、リファレンスセルがリセット状態にあるので、最初と第２回目以降とではリファレンスレベルは同一である。 - 特許庁

Upon the receipt of the cell, the base station devices 2A-2C extract data addressed to each device based on the assigned pattern information stored in the header of the cell.例文帳に追加

各基地局装置２Ａ〜２Ｃは、セルを受信すると、そのセルのヘッダに格納されている割当パターン情報に基づいて、それぞれ自装置宛てのデータを抽出する。 - 特許庁

A sense amplifier circuit which reads out data from a memory cell by one bit line is located and laid out in a space formed between memory cell array so as to utilize its area effectively.例文帳に追加

メモリセルからのデータを１本のビット線により読み出すセンスアンプ回路をメモリセルアレイの中間にできるスペースに配置レイアウトすることで面積の有効活用が図られる。 - 特許庁

In a product design step, chip layout data of a product to which the CP pattern (33) is applied is created with reference to the layout of the macro cell of the cell design library (4).例文帳に追加

製品設計段階において、セル設計ライブラリ（４）のマクロ・セルのレイアウトを参照してＣＰパターン（３３）を適用した製品のチップレイアウトデータを作成する。 - 特許庁

When data is written, polarization quantity of ternary or more is accumulated in one memory cell by varying voltage between a plate electrode of a memory cell capacitor and a storage node.例文帳に追加

データの書き込みの際に、メモリセルキャパシタのプレート電極とストレージノードの間の電圧を変えることにより、１メモリセルに３値以上の分極量を蓄積させる。 - 特許庁

Afterwards, high order layout information constituted of coordinate data, cell column numbers, layout order, mirror information and rotation information is inputted to the circuit cell 2 by a circuit graphic editor tool.例文帳に追加

その後、回路図エディタツールにより、回路セル２に対して、座標データ、セル列番号、配置順序、ミラー情報、および回転情報からなる上位レイアウト情報を入力する。 - 特許庁

Voltage correction data for adjusting a potential of a Zener diode 15 on the anode side and adjusting high voltage applied to the memory cell array 23 are written into the memory cell array 23.例文帳に追加

ツェナーダイオード１５のアノード側の電位を調整し、メモリセルアレイ２３にかかる高電圧を調整するための電圧補正データがメモリセルアレイ２３に書き込まれている。 - 特許庁

Write-in is performed for a memory cell in the RAM 12 corresponding to the internal address ADi, data Dr read out from a memory cell is inputted to the comparison circuit 24.例文帳に追加

内部アドレスＡＤｉに対応するＲＡＭ１２中のメモリセルに書込みが行われ、該メモリセルから読出されたデータＤｒが、比較回路２４に入力される。 - 特許庁

To reduce a leak current of a cell transistor when high data are written into a memory cell, as to a dynamic RAM adopting a bit line VSS precharge system.例文帳に追加

ビット線ＶＳＳプリチャージ方式を採用するダイナミックＲＡＭであって、メモリセルにハイデータが書き込まれている場合におけるセルトランジスタのリーク電流を低減化する。 - 特許庁

To provide a circuit and a method for ATM cell header conversion by which cell header conversions can be realized in both directions at a high speed with a simple circuit by using one entry data storing means.例文帳に追加

ＡＴＭセルヘッダ変換回路及び方法において、両方向のセルヘッダ変換を１つのエントリデータ記憶手段を用いて簡単な回路で高速に実現する。 - 特許庁

This memory device 600 is provided with a memory cell array 602 and local sense amplifiers 611-618 for receiving pre-fetched data bits from the memory cell array 602.例文帳に追加

本発明のメモリ装置６００はメモリセルアレイ６０２を備え、メモリセルアレイ６０２からプリフェッチされたデータビットを受信するためのローカルセンスアンプ６１１〜６１８を備える。 - 特許庁

To provide a semiconductor memory device capable of highly precisely discriminating the information of a memory cell even though a space of distributions of cell current values of data 0 and data 1 of a plurality of memory cells in a memory cell array is extremely narrow or the distributions of them are happened to be overlapped.例文帳に追加

メモリセルアレイ中の複数のメモリセルのデータ０とデータ１のセル電流値の分布の隙間が極端に狭かったり、あるいは、それらの分布が重なってしまうようなことがあっても、メモリセルの情報を高精度に判別することができる半導体記憶装置を提供すること。 - 特許庁

To provide a semiconductor storage device with which information of a memory cell can be discriminated accurately, even if the distribution gap of cell current values of data 0 and data 1 of a plurality of memory cells in the memory cell array is very narrow, or if overlapped state of the distribution takes place.例文帳に追加

メモリセルアレイ中の複数のメモリセルのデータ０とデータ１のセル電流値の分布の隙間が極端に狭かったり、あるいは、それらの分布が重なってしまうようなことがあっても、メモリセルの情報を高精度に判別することができる半導体記憶装置を提供すること。 - 特許庁

The nonvolatile semiconductor storage device is equipped with; a memory cell array 6 which stores data in a nonvolatile manner according to a difference of storage information between memory cells in a memory cell pair which is composed of two memory cells; and a write control section 1 which writes data to the memory cell array 6.例文帳に追加

本発明の不揮発性半導体記憶装置は、２つのメモリセルから成るメモリセル対でのメモリセル間の記憶情報の差によってデータを不揮発的に記憶するメモリセルアレイ６と、当該メモリセルアレイ６に対してデータの書き込むを行う書き込み制御部１とを備えている。 - 特許庁

Therefore, it is not required that data for each of all battery cells 11 constituting the block 12 are acquired for acquiring the block voltage, so that the amount of data handled by the cell monitoring circuit 30 and a microcomputer 40 can be largely reduced compared with the case that the cell voltage of each battery cell 11 is detected.例文帳に追加

このため、ブロック電圧を取得するためにブロック１２を構成する全ての電池セル１１毎のデータを取得しなくても良いので、電池セル１１毎にセル電圧を検出する場合よりもセル監視回路３０およびマイコン４０が取り扱うデータ量を大幅に削減することができる。 - 特許庁

Each partial table is divided to cells based on the interval of ruler lines, character strings or numerical sequences (S18), and data associating a character string or the like in a title cell with a numerical sequence or the like in each data cell is extracted by recognizing the character string or numerical sequence described in each cell (S20).例文帳に追加

次に罫線や文字列、数列の間隔に基づき部分表ごとにセルに分割し（Ｓ１８）、各セルに記載された文字列、数列を認識していくことにより、タイトルセル中の文字列などとデータセル中の数列などとを対応付けたデータを抽出していく（Ｓ２０）。 - 特許庁

In the attribute information retriever for the character string or cell, a user adds, changes, or deletes data in the character string or cell according to operation contents when operation is performed to the character string or cell in advance in creating document or table data.例文帳に追加

本実施の形態における文字列またはセルの属性情報検索装置によれば、予め、ユーザが、文書または表データの作成時において、文字列またはセルについて操作がされると、操作内容に従って文字列またはセルのデータを追加・変更・削除等する処理を行う。 - 特許庁

The semiconductor device has a memory cell array, an output buffer that receives data from the memory cell array and outputs the data received from the memory cell array in response to a latency signal, and a latency circuit that generates the latency signal in response to CAS latency and a read-out signal.例文帳に追加

メモリセルアレイ、メモリセルアレイからデータを受信し、レイテンシ信号に応答してメモリセルアレイから受信されたデータを出力する出力バッファ及びＣＡＳレイテンシと読出し信号に応答してレイテンシ信号を発生させるレイテンシ回路を備える半導体メモリ装置である。 - 特許庁

To provide a semiconductor storage device which can discriminate information on a memory cell with high accuracy, even if distribution gap between cell electric current values of data 0 and data 1 among a plurality of memory cells in a memory cell array is extremely narrow, or those distributions may overlap.例文帳に追加

メモリセルアレイ中の複数のメモリセルのデータ０とデータ１のセル電流値の分布の隙間が極端に狭かったり、あるいは、それらの分布が重なってしまうようなことがあっても、メモリセルの情報を高精度に判別することができる半導体記憶装置を提供する。 - 特許庁

The pixel sensor cell including a column circuit, a design structure for fabricating the pixel sensor cell including the column circuit and a method for operating the pixel sensor cell including the column circuit are predicated upon the measurement of multiple reference data point and signal data point pairs from a floating diffusion at a variable capacitance.例文帳に追加

列（カラム）回路を含む画素センサ・セル、列回路を含む画素センサ・セルを製造するための設計構造体、及び列回路を含む画素センサ・セルを動作させるための方法は、可変キャパシタンスでの浮遊拡散部からの複数の参照データ・ポイントと信号データ・ポイントとのペアの測定に基づく。 - 特許庁

A plurality of circuit cells 1 constituting a circuit cell array 4, a plurality of matrix switch parts 2 and switch parts 3 connecting those circuit cells 1, and I/O cell parts 5 arranged around the circuit cell array 4 change the circuit constitution according to constitution data (configuration data) supplied thereto.例文帳に追加

回路セルアレイ４を構成する複数の回路セル１、これらの回路セル１間を結線する複数のマトリクス・スイッチ部２およびスイッチ部３、ならびに回路セルアレイ４の周囲に配置されたＩ／Ｏセル部５は、何れも供給される構成データ（コンフィギュレーション・データ）に応じて回路構成を変化させる。 - 特許庁

To improve stability of a memory cell without causing destruction of data in write or read.例文帳に追加

本発明は、書込または読出においてデータ破壊を起こすことなく、メモリセルの安定性を高めることを目的とする。 - 特許庁

Common internal data lines 43 amounting to k+m lines (m is a natural number) are commonly arranged in the memory cell array blocks 31.例文帳に追加

メモリセルアレイブロック３１に共通にｋ＋ｍ本（ｍは自然数）の共通内部データ線４３が配設される。 - 特許庁

Therefore, the data displayed on the liquid crystal cell 17 is projected to the surface 13a on which a video is exposed.例文帳に追加

このため、映像が露光される表面１３ａに液晶セル１７に表示されたデータが投影される。 - 特許庁

Thereby, the part area which is going to be protected by the memory cell array can be prevented from being written incorrect data.例文帳に追加

これにより、メモリセルアレイで保護しようとする一部領域に正しくないデータが書込まれることを防止しうる。 - 特許庁

To provide a word line driver which can improve data retention performance of a DRAM cell embedded in a conventional logic process.例文帳に追加

慣用のロジックプロセスによる埋込みＤＲＡＭセルのデータ保持性能を改善できるワード線ドライバを提供する。 - 特許庁