「cell data」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

Pairs of read data line (IOR0-IOR31), write data lines (IOW0- IOW31) and spare read data lines (SIR), spare write data lines (SIW) are arranged across a memory cell array while extending in the column direction.例文帳に追加

メモリセルアレイ上にわたってリードデータ線対（ＩＯＲ０−ＩＯＲ３１）およびライトデータ線対（ＩＯＷ０−ＩＯＷ３１）ならびにスペアリードデータ線対（ＳＩＲ）およびスペアライトデータ線対（ＳＩＷ）を列方向に延在して配設する。 - 特許庁

To provide a memory device in which data stored in a memory cell array are compared with test data stored in the memory device or inverted data of the test data to detect defect of the memory device and to provide a parallel bit test method of the memory device.例文帳に追加

メモリセルアレイに貯蔵されたデータをメモリ装置の内部に貯蔵されたテストデータまたはテストデータの反転データと比較してメモリ装置の不良を検出するメモリ装置及びこの装置の並列ビットテスト方法を提供する。 - 特許庁

Then, when a cell on the worksheet is designated by a designating part 1h, the data communication processing part 1a stores the writing start position on the recording sheet of the writing start cell in the cell designated by the designating part 1h, and controls the writing start cell according to the writing start position.例文帳に追加

そして、指定部１ｈによりワークシート上のセルを指定すると、データ通信処理部１ａは、指定部１ｈにより指定されたセルに、書込開始セルの記録シート上における書込開始位置を格納すると共に、該書込開始位置に応じて書込開始セルの制御を行う。 - 特許庁

In this MRAM, a word line WL is provided corresponding to each memory cell line, a bit line BL and a source line SL are provided corresponding to each memory cell line, and data stored in a memory cell MC selected via the source line SL corresponding to the selected memory cell MC is read out.例文帳に追加

このＭＲＡＭでは、各メモリセル行に対応してワード線ＷＬを設けるとともに、各メモリセル列に対応してビット線ＢＬとソース線ＳＬを設け、選択されたメモリセルＭＣに対応するソース線ＳＬを介して選択されたメモリセルＭＣの記憶データを読み出す。 - 特許庁

To realize prevention of missing cells in a destination device via a cell transmission route and to prevent the device from becoming large in size by uniformizing a cell transmission interval to the cell transmission route as much as possible, after cell multiplexing under the condition that a terminal transmits data at a constant rate.例文帳に追加

端末機が定量的なデータを送出する条件下において、セル多重後のセル伝送ルートへのセル送出間隔を極力均一とすることによって、セル伝送ルートを介した相手先装置におけるセルの欠落防止及び装置大型化阻止を実現すること。 - 特許庁

To provide a method for designing transistor size capable of remarkably reducing a design period unnecessary in simulation of circuit data in cell library cell design in the method for designing the transistor size in layout design of each cell of a cell library for semiconductor integrated circuit design.例文帳に追加

半導体集積回路設計用セルライブラリの各セルのレイアウト設計におけるトランジスタサイズ設計方法において、セルライブラリ用セル設計時に回路データでのシミュレーションが不要な、設計期間を大幅に短縮することができるトランジスタサイズ設計方法を提供する。 - 特許庁

A mobile station 10 reselects a serving cell from a plurality of cells on the basis of a data reception state in a radio channel and a threshold for use in reselecting a serving cell when a cell from which the local station waits for an incoming call is defined as the serving cell.例文帳に追加

本発明に係る移動局１０は、複数のセルのうち、自局が着信を待ち受けているセルを待ち受けセルとすると、無線チャネルにおけるデータの受信状態と待ち受けセルの再選択に用いる閾値とに基づいて複数のセルのうちから待ち受けセルを再選択する。 - 特許庁

A service system instructs all cells in a partition A1, which includes a cell board 1a to be separated, and each MMC in a cell board for exchange 1a' to be combined, to execute an action for copying memory data in the cell board 1a to a memory device of the cell board for exchange 1a'.例文帳に追加

サービス装置は、切り離し対象セルであるセルボード１ａを含むパーティションＡ１内のすべてのセル、および組み込み対象となる交換用セルボード１ａ’内の各ＭＭＣに対して、セルボード１ａ内のメモリデータを交換用セルボード１ａ’内のメモリにコピーする動作を指示する。 - 特許庁

In one memory cell group, capacity of a memory cell is varied by reducing a reference voltage value referred at the time of write-in or read-out of data for one part of the memory cell, the sum of capacity of cells of a whole memory cell group is made integral multiple of integral power of 2 bits.例文帳に追加

１個のメモリセルグループにおいて、データの書き込みまたは読み出し時に参照する基準電圧値を、一部のメモリセルに対して少なくすることによりメモリセルの容量を変え、メモリセルグループ全体のメモリセルの容量の和が２の整数乗ビットの整数倍になるようにする。 - 特許庁

The phase-change memory device includes a first mode set to activate, when boundary crossing occurs in a burst mode, both of one word line of a first phase-change memory cell array and one word line of a second phase-change memory cell array, and read data from the first phase-change memory cell array and the second phase-change memory cell array.例文帳に追加

バーストモードで境界交差が発生する場合、第１相変化メモリセルアレイの１本のワードラインと第２相変化メモリセルの１本のワードラインとを共に活性化させ、第１相変化メモリセルアレイと第２相変化メモリセルアレイとからデータを読出す相変化メモリ装置の第１モードを設ける。 - 特許庁

A counter counts a number N_H of the memory cells having a resistance higher than a resistance of each reference cell or a number N_L of the memory cells having a resistance lower than the resistance of each reference cell on the basis of the result of detecting data of the plurality of memory cells storing first logical data using each reference cell storing the first logical data.例文帳に追加

カウンタは、第１の論理データを格納する複数のメモリセルのデータを該第１の論理データを格納する参照セルを用いて検出した結果に基づいて、参照セルの抵抗値よりも高い抵抗値を有するメモリセルの個数Ｎ_Ｈまたは参照セルの抵抗値よりも低い抵抗値を有するメモリセルの個数Ｎ_Ｌをカウントする。 - 特許庁

The semiconductor storage device has a reference voltage source connected to the capacitor of a cell included in a memory; a buffer circuit which holds data to be written in the cell; and a counter noise generation circuit which outputs a counter noise current canceling the noise current occurring when rewriting the data held in the cell to the reference voltage source according to data held by the buffer circuit.例文帳に追加

メモリが有するセルのキャパシタに接続される基準電圧源と、セルに書き込まれるデータを保持するバッファ回路と、前記バッファ回路の保持するデータに応じて、セルのデータの書き換え時に生じるノイズ電流を打ち消すカウンターノイズ電流を前記基準電圧源へ出力するカウンターノイズ発生回路を有する半導体記憶装置を提供する。 - 特許庁

The processor receives (62) primary data on a first X-ray spectrum range from a first sensor cell, receives (64) second data on a second X-ray spectrum range which is different from the first X-ray spectrum range from a second sensor cell which is different from the first sensor cell, and seeks for spectral information from this primary and second data (66).例文帳に追加

プロセッサは、第１Ｘ線スペクトル範囲に関する第１データを第１検知器セルから受信し（６２）、該第１Ｘ線スペクトル範囲とは異なる第２Ｘ線スペクトル範囲に関する第２データを該第１検知器セルとは異なる第２検知器セルから受信し（６４）、スペクトル情報を該第１及び該第２データから求める（６６）ように構成されている。 - 特許庁

A data cell identification number of the unit 85 to be stored in the navigation pack 86 is set based on recordable time of one preliminarily specified data cell or recordable time of one data cell which is calculated from bit rate of the video object and recording capacity of a recording medium and actual recording time and in addition, ending time of reproduction, an ending address of reference picture are preset.例文帳に追加

ナビゲーションパック８６内に格納されるユニット８５のデータセル識別番号を予め指定した１データセルの単位記録時間又はビデオオブジェクトのビットレートと記録媒体の記録容量から算出された１データセルの単位記録時間と実際の記録時間とから設定し、また、再生終了時間、リファレンスピクチャ終了アドレスを予め設定する。 - 特許庁

A data cell identification number of the unit 85 to be stored in the navigation pack 86 is set based on recordable time of one preliminarily specified data cell or recordable time of one data cell which is calculated from bit rate of the video object and recording capacity of a recording medium and actual recording time and in addition, ending time of reproduction, an ending address of reference picture are preset.例文帳に追加

ナビゲーションパック８６内に格納されるユニット８５のデータセル識別番号を予め指定した１データセルの記録可能時間又はビデオオブジェクトのビットレートと記録媒体の記録容量から算出された１データセルの記録可能時間と実際の記録時間とから設定し、また、再生終了時間、リファレンスピクチャ終了アドレスを予め設定する。 - 特許庁

For example, when writing final data at a desired threshold voltage level in a nonvolatile memory cell, first, a preliminary data write operation of writing preliminary data of a temporary level lower than the desired threshold voltage level, is performed.例文帳に追加

たとえば、不揮発性メモリセルに所望のしきい値電圧レベルの最終データを書き込む場合、まず、所望のしきい値電圧レベルよりも低い暫定レベルの予備データを書き込む予備データ書き込みを行う。 - 特許庁

In a high-speed-synchronization semiconductor memory device, a data input buffer 33 is synchronized with the rise edge of a first clock CLK1, it buffers data which is input through a first port DQ, and it transmits the data to a memory cell array 31.例文帳に追加

高速同期の半導体メモリ装置では、デ−タ入力バッファ33が、第１クロックの立上りエッジに同期して、第１ポ−トDQを通じて入力されるデ−タをバッファリングし、メモリセルアレイ31へ伝達する。 - 特許庁

A memory cell array 17a includes memory cells (first memory cells) MC, which store data, and retreat memory cells (second memory cells) RMC for data at the time of refreshing, the retreat memory cells being for temporally storing data at the time refreshing.例文帳に追加

メモリセルアレイ１７ａは、データを記憶しているメモリセル（第１メモリセル）ＭＣとリフレッシュ時に一旦データを保持するためのリフレッシュ時データ用退避メモリセル（第２メモリセル）ＲＭＣとが含まれる。 - 特許庁

A write-in circuit writes data of logic opposite to that of data to be rewritten to the normal memory cell when the inversion signal shows the effective level, and writes the determination data showing false to the determination storage section.例文帳に追加

書き込み回路は、反転信号が有効レベルを示すときに、ノーマルメモリセルに再書き込みすべきデータと逆の論理のデータを書き込み、判定記憶部に偽を示す判定データを書き込む。 - 特許庁

At the time of a multi-bit test, An I/O combiner 50 degenerates data of a plurality of bits read out to pairs of data buses TDB0-TDB3 from a memory cell array MA in parallel and outputs them to a pair of data bus RTDB.例文帳に追加

マルチビットテスト時、Ｉ／Ｏコンバイナ５０は、メモリセルアレイＭＡから並列にデータバス対ＴＤＢ０〜ＴＤＢ３に読出された複数ビットのデータを縮退してデータバス対ＲＴＤＢへ出力する。 - 特許庁

To carry out file-output of print data stored in a print buffer to make the print data correspond to the cell of spreadsheet software without making it necessary to preliminarily program to store data in a file in the spreadsheet software.例文帳に追加

事前にデータを表計算ソフトウェアにファイルに落とすようにプログラミングする必要がなく、印字バッファに格納された印字データから表計算ソフトウェアのセルに対応するようにファイル出力する。 - 特許庁

When a first parity code of read-out data is different from a first parity code of write-in data, it is found that one memory cell in which two bits data are both errors exists.例文帳に追加

読み出しデータの第１パリティ符号が、書き込みデータの第１パリティ符号と全て異なるときに、記憶している２ビットのデータがともに誤りであるメモリセルが一つ存在することが検出される。 - 特許庁

A first data output buffer 35 is synchronized with the rise edge of the first clock CLK1, it buffers data which is output from the memory cell array 31, and it outputs the data to the outside through the first port DQ.例文帳に追加

第１デ−タ出力バッファ35が、前記第１クロックの立上りエッジに同期して、前記メモリセルアレイ31から出力されるデ−タをバッファリングし、前記第１ポ−トDQを通じて外部へ出力する。 - 特許庁

A control part 21 displays a file button corresponding to file information data, a distribution destination part button corresponding to the distribution destination data and a cell button corresponding to the engineering release setting data arranged like a matrix.例文帳に追加

制御部２１は、ファイル情報データに対応するファイルボタンと、配布先データに対応する配布先部署ボタンと、マトリクス状に配置される出図設定データに対応するセルボタンとを表示する。 - 特許庁

Meanwhile, in a read operation, read data Do from the register unit are output via the common data output bus (RRL=2), and successively read data Do are output from the memory cell array (MRL=5).例文帳に追加

一方、読み出し動作時は、共通のデータ出力バスを介してレジスタ部からの読み出しデータＤｏを出力し（ＲＲＬ＝２）、続いてメモリセルアレイからの読み出しデータＤｏを出力する（ＭＲＬ＝５）。 - 特許庁

In a write operation, write data Di in the register part are input via a common data input bus (RWL=1), and successively write data Di in the memory cell array are input (MWL=4).例文帳に追加

書き込み動作時は、共通のデータ入力バスを介してレジスタ部に対する書き込みデータＤｉを入力し（ＲＷＬ＝１）、続いてメモリセルアレイに対する書き込みデータＤｉを入力する（ＭＷＬ＝４）。 - 特許庁

To enable data writings of plural times with respect to a memory cell in which data can not be erased by using the same external address as the external address used at the time of writing already stored data.例文帳に追加

データを消去できないメモリセルに対して、既に記憶されているデータを書き込む際に使用した外部アドレスと同一の外部アドレスを使用して複数回のデータ書き込みを可能とする。 - 特許庁

An exclusive OR cell 3 generates a transition period signal Mask showing the transition period of a data signal Data1 on the basis of the data signal Data1 and a signal Data-delay obtained by delaying Data1 by a prescribed period.例文帳に追加

排他的論理和セル３は、データ信号Ｄａｔａ１及びこれを所定期間遅延した信号Ｄａｔａ＿ｄｅｌａｙに基づいて、データ信号Ｄａｔａ１の遷移期間を示す遷移期間信号Ｍａｓｋを生成する。 - 特許庁

A selector circuit 72 outputs selectively eight data corresponding to the number of output data per read-out operation of one time at the time of test operation out of plural data read out from a regular memory cell array.例文帳に追加

セレクタ回路７２は、正規メモリセルアレイから読出された複数のデータのうち、テスト動作時における１回の読出動作当たりの出力データ個数に相当する８個のデータを選択的に出力する。 - 特許庁

Cell area information is outputted from the layout data 1 and in a step S2, layout data 3 having no hierarchical structure are outputted by performing graphic operation processing to the layout data L while including expansion processing.例文帳に追加

レイアウトデータ１からセル領域情報を出力するとともに、ステップＳ２においてレイアウトデータ１に展開処理を含む図形演算処理を行い、階層構造を有しないレイアウトデータ３を出力する。 - 特許庁

The dummy column part responds to a data-enable signal enabled at the time of reading data and a data control signal, and controls a sensing margin until sensing a bit pair output from a bit cell array.例文帳に追加

ダミーカラム部は、データの読み取り時にイネーブルされるデータイネーブル信号及びデータ制御信号に応答して、ビットセルアレイから出力されるビット対を感知するまでのセンシングマージンを制御する。 - 特許庁

In the data management server, the input data input to the cell set in the editable area of the received input data or the like are selected, and are stored in a document management database as document information.例文帳に追加

データ管理サーバでは、受信した入力データ等のうち編集可能領域に設定されたセルに入力された入力データを選択して、文書管理データベースに文書情報として保存する。 - 特許庁

In the cell type ice making machine, the ice making time setting data (57) as the data of ice making time in an ice making process is set and the ice making time is controlled on the basis of the ice making time setting data.例文帳に追加

セルタイプ製氷機は、製氷工程での製氷時間のデータである製氷時間設定データ（５７）が設定され、この製氷時間設定データに基づいて製氷時間が制御されている。 - 特許庁

In reading data, a sense enable signal is first activated to start to charge the data line before forming a current path including the data line and a selection memory cell in accordance with row and column selection operation.例文帳に追加

データ読出時において、行および列選択動作に応じて、データ線および選択メモリセルを含む電流経路が形成される前に、センスイネーブル信号を先に活性化させ、データ線の充電を開始する。 - 特許庁

The learning data of an N cell unit whose level value is known beforehand is recorded in an optical disk regarding the cell center value, and a learning tape for learning the level of inter-code interference from a nearby cell based on the reproduction signal.例文帳に追加

また、セル中央値に関して光ディスクに予めレベル値が分かっているＮセル単位の学習データを記録しその再生信号から近傍セルからの符号間干渉の度合いを学習する学習テーブルを作成する。 - 特許庁

When repair is performed by a spare cell of an adjacent memory block for a defective cell of a self-block as this invention, a memory test time can be shortened by matching the cell data topology, and the complexity of a test program can be reduced.例文帳に追加

本発明のように自己ブロックの不良セルを隣接したメモリブロックのスペアセルでリペアーした場合セルデータトポロジーを合わせることでメモリテスト時間を短縮させることができテストプログラムの複雑度を減少させることができる。 - 特許庁

An 8-bit shift register 72 comprises eight cells b0-b7, fetches each bit of data Data1 to the cell b0 in synchronization with a leading edge of a clock CLK from a transmitter 10, and shifts the content of each cell to a high-order cell.例文帳に追加

８ビット・シフトレジスタ７２は８個のセルｂ０〜ｂ７からなり、送信装置１０からのクロックＣＬＫの上がりエッジに同期して、データＤａｔａ１の各ビットをセルｂ０に取り込み、各セルの内容を上位セルにシフトする。 - 特許庁

In an asynchronous transfer mode ATM disasembler unit 100 that receives an ATM cell and converts data of the ATM cell into a CBR call, when the cell is not received within a proper time interval, a build-out period is automatically adjusted.例文帳に追加

ＡＴＭセルを受信し、これらＡＴＭセルからのデータをＣＢＲ呼に変換するＡＴＭディスアセンブラユニットにおいては、適正な時間間隔以内に受信されないときは、このビルドアウト期間が、自動的に調節される。 - 特許庁

To obtain a semiconductor device comprising a nonvolatile memory cell which can write data electrically into a select memory cell by tunnel phenomenon in which write disturb phenomenon to a write disable nonselect memory cell can be suppressed or prevented.例文帳に追加

選択メモリセルにデータをトンネル現象によって電気的に書込むことが可能な不揮発性メモリセルを有する半導体装置において、書込み禁止の非選択メモリセルへの書込みディスターブ現象を抑制または防止する。 - 特許庁

Since the memory cell is connected to every two bit lines, in correspondence to a selected read word line RWL, a memory cell arrangement can be executed which is suitable for data reading based on the folding bit line configuration with no increase in cell size.例文帳に追加

選択されたリードワード線ＲＷＬに対応して、１本おきのビット線にメモリセルが接続されるので、セルサイズを増加させることなく折返し型ビット線構成に基づくデータ読出に適したメモリセル配置を実行できる。 - 特許庁

To provide a flash memory cell in which a peripheral circuit is designed easily, a plane area occupied by a memory cell is reduced and memory density can be improved effectively in the flash memory cell in which double bit data are conserved and its operating method.例文帳に追加

ダブルビットデータを保存するフラッシュメモリセルであって、周辺回路の設計が容易で、記憶セルの占める平面面積を縮小して記憶密度を効果的に高めることができるフラッシュメモリセルとその操作方法を提供する。 - 特許庁

The cell array region Ar1 is appropriate as a buffer memory region suitable for frequently writing/reading, and the cell array region Ar2 is appropriate as a multivalent memory region of which data storage amount per a single memory cell is increased.例文帳に追加

セルアレイ領域Ａｒ１は頻繁に書込／読出しを行うのに適したバッファメモリ領域として適しており、セルアレイ領域Ａｒ２は単一メモリセル当りのデータ記憶量を高くした多値記憶領域として適している。 - 特許庁

In other words, a nonvolatile memory is prepared in a memory controller for storing address information of the defective memory cell, without storing the address information of the defective memory cell by using a part of the memory cell array prepared to store the data.例文帳に追加

すなわち、データを記憶させるために設けられたメモリセルアレイの一部を使って不良メモリセルのアドレス情報を記憶させるのではなく、メモリコントローラの中に不良メモリセルのアドレス情報を記憶させる不揮発性のメモリを設ける。 - 特許庁

To provide a three dimensional cell image analyzer which can specify a region that is a subject for analysis where such as cytoplasm, cell nucleus and cell organelle exist at high speed by making the amount of data as small as possible.例文帳に追加

細胞質、細胞核あるいは、細胞小器官などが存在する解析対象領域の特定を、データ量を極力少なくして、高速に、実現することが可能な三次元細胞画像解析装置を提供する。 - 特許庁

The program operation is started from one processing prior to the processing determined that it is interrupted, and a memory cell of an unstable status is returned to a stable memory cell by overwriting data to the memory cell of inadequate writing (step S2).例文帳に追加

その中断されたと判定された処理の一つ前の処理からプログラム動作を開始し、書き込みが不十分であるメモリセルにデータを上書きすることによって、不安定な状態のメモリセルを安定したメモリセルに戻す（ステップＳ２）。 - 特許庁