「cell mapping」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

At the first booting of the flash memory, a defective block mapping table stored in a predetermined block in a memory cell array is stored in a defective block mapping register part.例文帳に追加

フラッシュメモリの最初ブーティング時、メモリセルアレイ部の所定のブロックに貯蔵された不良ブロックマッピングテーブルは、不良ブロックマッピングレジスター部に貯蔵される。 - 特許庁

Mapping information, indicating fingers mapped on a cell-by-cell basis, and demodulated information and demodulation timing information for a plurality of cells are acquired.例文帳に追加

セル別にマッピングされたフィンガーを示すマッピング情報と、複数のセルの復調情報及び復調タイミング情報とを取得する。 - 特許庁

MULTICARRIER MOBILE COMMUNICATION SYSTEM, MOBILE STATION DEVICE, BASE STATION DEVICE, SYNCHRONOUS CHANNEL MAPPING METHOD, AND PERIPHERAL CELL SEARCHING METHOD例文帳に追加

マルチキャリア移動通信システム、移動局装置、基地局装置、同期チャネルマッピング方法及び周辺セルサーチ方法 - 特許庁

A mapping/cell making means further maps a selector base circuit obtained by combining the selectors to one kind of selector base cell capable of representing optional 3-input logic.例文帳に追加

更に、マッピング・セル化手段では、セレクタ合成後のセレクタベース回路を任意の３入力論理が表現できる一種類のセレクタベースセルにマッピングする。 - 特許庁

Controllers (312, 322) maps automatically a unit of a first main storage cell to a unit of a second storage cell again mapping to the command signal without interrupting access for memory data.例文帳に追加

コントローラ(312,322)は、メモリデータへのアクセスを中断することなく、コマンド信号に応答して前記第１の主記憶セルのユニットを自動的に第２の記憶セルのユニットへ再マッピングする。 - 特許庁

To provide a mapping information management apparatus and method for a nonvolatile memory supporting different cell types capable of effectively managing mapping information by determining a memory area for storing mapping information about a logical address and a physical address while taking into account the physical properties of each memory area included in the memory area of each cell type in the nonvolatile memory supporting different cell types.例文帳に追加

異種セルタイプを支援する不揮発性メモリにおいて各セルタイプのメモリ領域に含まれる各メモリ領域の物理的な特性を考慮して、論理アドレスと物理アドレスとのマッピング情報を格納するメモリ領域を決定し、効果的にマッピング情報を管理できる異種セルタイプを支援する不揮発性メモリのためのマッピング情報管理装置および方法を提供する。 - 特許庁

For an STS signal input from the SONET network, an STS frame is terminated in an STS de-mapping circuit, the ATM cell is extracted in the ATM CELL extraction circuit 26, and the ATM cell is mapped to the DS3 signal in the ATM CELL/Asynchronous DS3 mapping part 27 to be sent out.例文帳に追加

また、ＳＯＮＥＴネットワーク からＳＴＳ信号が入力された場合には、ＳＴＳデマッピング回路において、ＳＴＳフレームが終端され、ＡＴＭ ＣＥＬＬ抽出回路２６において、ＡＴＭセルが抽出され、ＡＴＭ ＣＥＬＬ／北米非同期ＤＳ３マッピング部２７において、ＡＴＭセルがＤＳ３信号にマッピングされて送出される。 - 特許庁

When an STS signal is received from the SONET network, an STS de-mapping circuit terminates the STS frame, an ATM CELL extract voltage 26 extracts the ATM cell, and an ATM CELL/North American new synchronous DS3 mapping section 27 maps the ATM cell on the DS3 signal and transmits the resulting signal.例文帳に追加

また、ＳＯＮＥＴネットワークからＳＴＳ信号が入力された場合には、ＳＴＳデマッピング回路において、ＳＴＳフレームが終端され、ＡＴＭ ＣＥＬＬ抽出回路２６において、ＡＴＭセルが抽出され、ＡＴＭ ＣＥＬＬ／北米非同期ＤＳ３マッピング部２７において、ＡＴＭセルがＤＳ３信号にマッピングされて送出される。 - 特許庁

To provide a mapping information management apparatus and method for a nonvolatile memory supporting different cell types capable of enhancing the performance of a nonvolatile memory supporting different cell types by mapping a logical address to a physical address included in the memory area of each cell type in the nonvolatile memory supporting different cell types, while taking into consideration the characteristic of the physical address.例文帳に追加

異種セルタイプを支援する不揮発性メモリにおいて、各セルタイプのメモリ領域に含まれる物理アドレスの特性を考慮して論理アドレスを物理アドレスにマッピングすることによって、異種セルタイプを支援する不揮発性メモリの性能を向上できる異種セルタイプを支援する不揮発性メモリのためのマッピング情報管理装置および方法を提供する。 - 特許庁

To provide an architecture capable of mapping, onto a PLD or the like, global cell automata GCAs which is capable of utilizing parallelism of algorithms.例文帳に追加

アルゴリズムの並列性を利用することのできるグローバルセルオートマトンＧＣＡをＰＬＤ等にマップできるアーキテクチャを提供する。 - 特許庁

The model data mapping space MSP is partitioned into a unit cell HCB, which is the hyper rectangular parallelepiped whose vertices are the source coordinate points.例文帳に追加

モデルデータ配置空間ＭＳＰは、モーフィング元座標点を頂点とする超直方体からなる単位セルＨＣＢに区画される。 - 特許庁

A DS3 interface circuit 21 terminates a DS3 signal from a signal received from a DS3 network and subjected to ATM mapping and an ATM CELL extract circuit 22 extracts an ATM cell from the resulting signal, an ATM CELL/North American new synchronous SONET STS mapping section 23 maps the ATM CELL on a SONET frame and transmits the resulting frame to the SONET network.例文帳に追加

ＤＳ３ネットワークから入力された、ＡＴＭマッピングの行われた信号は、ＤＳ３インターフェース回路２１において、ＤＳ３信号が終端された後、ＡＴＭ ＣＥＬＬ抽出回路２２でＡＴＭセルが抽出され、ＡＴＭ ＣＥＬＬ／北米新同期ＳＯＮＥＴ ＳＴＳマッピング部２３において、ＡＴＭセルがＳＯＮＥＴフレームにマッピングされ、ＳＯＮＥＴネットワークに送出される。 - 特許庁

An STM exchange has a mapping table showing the relation between the time slot position of an STM call and the data insertion position of the payload of an ATM cell.例文帳に追加

ＳＴＭ呼のタイムスロット位置とＡＴＭセルのペイロードのデータ挿入位置との関係を示すマッピングテーブルをＳＴＭ交換機に持つ。 - 特許庁

In the countermeasure system to radio wave interference, the computer prepares visible radio mapping by making the interference state of radio waves to become the factor of radio wave and/or electromagnetic interference into digital cell mapping data on the basis of the measured data of radio waves and/or electromagnetic waves and by analyzing radio wave mapping, the electromagnetic interference is solved.例文帳に追加

電波及び/または電磁波の測定データを基にして、電波及び/または電磁波障害の原因となる電波の干渉状態をデジタル・セル・マッピングデータにして可視化した電波マッピングをコンピュータで作成し、前記電波マッピングを解析して電磁波障害を解決することを特徴とする電波障害対策システム。 - 特許庁

Interfering conditions of electric waves which can cause electric wave interference and/or EMI are expressed as digital cell mapping data to visualize the interfering conditions of electric waves.例文帳に追加

電波及び/または電磁波障害の原因となる電波の干渉状態をデジタル・セル・マッピングデータにして可視化したことを特徴とする電波マッピングとした。 - 特許庁

To select an optimum value for a delay for the transmission efficiency of an ATM cell payload and for mapping by using a PAD amount for a parameter so as to calculate an assembly time-out value.例文帳に追加

ATM通信のAAL２の処理で、ATMセルの組立てタイムアウト値は静的な固定値であり、伝送効率と遅延量のトレ-ドオフで適切な値を設定しにくい。 - 特許庁

Each vertex of the unit cell HCB is specified as a source coordinate point in the model data mapping space MSP, and an arbitrary coordinate point in the unit cell HCB is selected as a target coordinate point px.例文帳に追加

モデルデータ配置空間ＭＳＰにおいて単位セルＨＣＢの各頂点をモーフィング元座標点として特定するとともに、単位セルＨＣＢ内の任意の座標点をモーフィング先座標点ｐｘとして選定する。 - 特許庁

To provide a logic synthesizing method for improving area reduction and a signal value propagation speed by reducing the number of cells of a logic circuit that is subjected to cell mapping by logic synthesis.例文帳に追加

論理合成でセルマッピングされた論理回路のセル数を削減し、面積縮小及び信号値伝搬速度の向上を図る論理合成方法を提供する。 - 特許庁

To prevent repetition of PHICH from generating interference between neighbor cell IDs and to improve performance, regarding a method for mapping a physical hybrid automatic repeat request indicator channel.例文帳に追加

本発明は物理ハイブリッド自動再送要求指示チャネルのマッピング方法に関し、ＰＨＩＣＨの反復が隣接セルＩＤ間で干渉を発生させず、性能を向上させる。 - 特許庁

The address selection part selects the received logic address or a spare block address received from the defective block mapping register part as a physical address and output it to the memory cell array part.例文帳に追加

アドレス選択部は、受信された論理的アドレス又は不良ブロックマッピングレジスター部から受信される予備ブロックアドレスを物理的アドレスとして選択してメモリセルアレイ部に出力する。 - 特許庁

The logic synthesis for estimating circuit performance is performed by a first logic synthesizing part 24 while using only a logic description circuit information 21, clock limit data 22 and mapping cell library 23.例文帳に追加

回路性能の見積もりをするための論理合成を、論理記述回路情報２１、クロック制約データ２２およびマッピングセルライブラリ２３のみを用いて第１の論理合成部２４で行う。 - 特許庁

The whole sleeve slot 6 on the other side is defined as a two-dimensional cell, and a straight segment 18 with which the tack 4 is sawed is decomposed as one-dimensional cell, and this is adhered to the three curve segments 12, 14, and 16 by epimorphic and continuous mapping f.例文帳に追加

相手側の袖口６全体は２次元セルと定義し、タック４が縫いつけられる直線セグメント１８を１次元セルとして分解し、これと３つの曲線セグメント１２、１４、１６を全射かつ連続な写像ｆで接着する。 - 特許庁

For an ATM mapped signal input from a DS3 network, after a DS3 signal is terminated in a DS3 interface circuit 21, an ATM cell is extracted in an ATM CELL extraction circuit 22, then the ATM cell is mapped to a SONET frame in an ATM CELL/SONET STS mapping part 23 to be sent out to a SONET network.例文帳に追加

ＤＳ３ネットワークから入力された、ＡＴＭマッピングの行われた信号は、ＤＳ３インターフェース回路２１において、ＤＳ３信号が終端された後、 ＡＴＭ ＣＥＬＬ抽出回路２２でＡＴＭセルが抽出され、ＡＴＭ ＣＥＬＬ／北米新同期ＳＯＮＥＴ ＳＴＳマッピング部２３において、ＡＴＭセルがＳＯＮＥＴフレームにマッピングされ、ＳＯＮＥＴネットワークに送出される。 - 特許庁

In addition, since the library is analyzed (s6) and a cell with large drive capacity is not used at the time of logic synthesis (s7), the optimal layout by converging timing is performed by re-mapping a high drive cell to a place where timing is severe at the time of layout.例文帳に追加

また、ライブラリを解析し（ｓ６）、ドライブ能力の大きなセルは論理合成時には使用しない（ｓ７）ので、タイミングの厳しい箇所には、レイアウト時に高ドライブセルを再マッピングすることにより、タイミングを収束させた最適なレイアウトを行うことができる。 - 特許庁

Accordingly, even if an input is made to the same address in a semiconductor device, the other address is internally designated for each power source application and random mapping is made to disperse stress concentrated in a specific memory cell.例文帳に追加

したがって、半導体装置において同一アドレスに入力を加えても内部的には電源印加ごとに他のアドレスを指定し、ランダムにマッピングすることによって特定メモリセルに集中されるストレスを分散させる。 - 特許庁

The cell(s) is/are read to provide a read state value that is transformed into a plurality of output bits, for example by maximum likelihood decoding or by mapping the read state value into a plurality of soft bits and then decoding the soft bits.例文帳に追加

セルは読み取られて、例えば、最尤復号化により、又は読み取り状態値を複数のソフトビットに写像し、次に、ソフトビットを復号化することにより、複数の出力ビットに変換される読み取り状態値を提供する。 - 特許庁

The method includes a step in which cells are identified (501) within a magnetoresistive solid-state storage device (100) having a failure behavior that has a tendency to stay in a particular magnetization orientation, a step in which a mapping (503) is conducted for an identified cell and a step in which failure behavior of the cell located at a place being mapped is compensated for (505).例文帳に追加

本開示の方法は、特定の磁化方向に留まる傾向を有することを特徴とする故障挙動を有する磁気抵抗固体記憶素子内のセルを識別し（５０１）、該識別されたセルの場所をマッピングし（５０３）、該マッピングされた場所におけるセルの故障挙動を補償する（５０５）、という各ステップを含む。 - 特許庁

The slave base station, when data symbols, in cooperative MIMO transmission, are arranged following the same mapping rule as in the master base station, moves a data symbol equivalent to an RE which should be set for cell-specific reference signal transmission or null at the local station to the same RE as the one in which a cell-specific reference signal is inserted at the master base station before transmitting it.例文帳に追加

スレーブ基地局は、協調MIMO送信においてマスター基地局と同じマッピングルールでデータシンボルを配置させたときに、自局においてセル固有参照信号の送信又はヌルとすべきREに当たるデータシンボルを、マスター基地局においてセル固有信号が挿入されるREと同じREに移動させて送信する。 - 特許庁

To provide a field programmable gate array (FPGA) capable of analyzing whether an instable state caused by a different timing in synthesis and mapping depends on a design error or mapping when evaluating an FPGA that does not comprise a spare cell for circuit correction.例文帳に追加

本発明はそれぞれ設定データにより内部機能が決まる複数のセル・ロジック・アレイ・ブロック（ＣＬＡＢ）が各ＣＬＡＢ間の信号の接続を切り替えるスイッチにより接続されたフィールド・プログラマブル・ゲート・アレイに関し，フィールド・プログラマブル・ゲート・アレイについて評価を行う時に，合成及びマッピングの度にタイミングが異なることによる不安定な状態が設計ミスなのかマッピングによるものかを解析することができることを目的とする。 - 特許庁

A restorable RAM block comprises plural segment of a RAM memory cell being restorable respectively, a state machine generating restoring data for restoring one or plural defective segments, a scan address machine generating data discriminating one or plural defective segments, and a mapping circuit mapping restored data generated by a state machine to one or plural defective segments discriminated by the scan address machine.例文帳に追加

本発明は、それぞれ修復可能なＲＡＭメモリセルの複数のセグメントと、1つまたは複数の欠陥セグメントを修復するための修復データを生成する状態機械と、１つまたは複数の欠陥セグメントを識別するデータを生成するスキャンアドレスマシンと、スキャンアドレスマシンにより識別された１つまたは複数の欠陥セグメントに状態機械により生成された修復データをマップするマッピング回路と、を含む修復可能なＲＡＭブロックを提供する。 - 特許庁

The mapping section maps the control channel to the predetermined number of OFDM symbols from the top of a subframe formed of a plurality of OFDM symbols, and maps the part-0 information to subcarriers so as not to be overlapped with each other in a frequency domain, for each cell, in the OFDM symbols at the top of the subframe.例文帳に追加

マッピング部は、複数のＯＦＤＭシンボルによって形成されたサブフレームの先頭から所定数個のＯＦＤＭシンボルに、制御チャネルをマッピングするとともに、サブフレームの先頭のＯＦＤＭシンボルのうち、セル毎に周波数領域で互いに重ならないようなサブキャリアに、パート０情報をマッピングする。 - 特許庁

Based on the logic synthesized result, a limit condition determining part 27 extracts all the paths in the circuit, calculates delay time, selects the path of delay time exceeding an operating cycle, determines limit conditions for that path from the viewpoint of timing limit, load capacity limit and mapping cell use limit and generates limit condition data 28.例文帳に追加

その論理合成結果に基づいて、制約条件決定部２７において、回路内部の全てのパスを抽出し、遅延時間を算出し、遅延時間が動作周期を越えているパスを選択し、そのパスに対してタイミング制約、負荷容量制約、マッピングセルの使用制限の観点から制約条件を決定し、制約条件データ２８を生成する。 - 特許庁

A hardware description language as an input is mapped into cell components, logic clusters as partial circuits are generated from the mapping result, and detailed logic circuits are generated for each cluster; and the arrangement positions of the logic clusters are determined and it is decided whether or not a target operation frequency is achieved by using the result.例文帳に追加

入力となるハードウェア記述言語からセル部品にマッピングし、マッピング結果から部分回路である論理クラスタを生成し、クラスタ毎に詳細な論理回路を生成し、論理クラスタの配置位置を決定し、上記配置位置から回路のディレイ計算を実施し、その結果を用いて目標動作周波数が達成されたか否かを判定する。 - 特許庁

The base station comprises: an acquisition part acquiring the identification information included in the message from the cell notification center; a second table mapping the identification information to priority for controlling order in which the message is to be distributed; a priority acquisition part acquiring the priority corresponding to the identification information of the message; and a distribution control part controlling distribution order of the message according to the priority.例文帳に追加

基地局は、セル報知センタからのメッセージに含まれる識別情報を取得する取得部と、識別情報と、メッセージを配信すべき順番を制御するための優先度と対応付けた第２のテーブルと、メッセージ識別情報に対応する優先度を取得する優先度取得部と、優先度に従って、メッセージの配信順序を制御する配信制御部とを有する。 - 特許庁

The digital data demodulator DMOD includes cascade connection of a detection circuit DDET to detect received zero data, an inverse shift circuit DTRN that shifts a constellation point having the lowest power to a point corresponding to the zero data cell, an inverse rotation circuit DRAN that inversely rotates the constellation point, a data decoder or an inverse mapping device DMAP and a trellis code demodulator TCD.例文帳に追加

ディジタルデータ復調器装置ＤＭＯＤは、受信されたゼロデータを検出するための検出回路ＤＤＥＴ、カスケード連結された、最も低い電力を有するコンステレーションポイントをゼロデータセルに対応するポイントへシフトさせる逆シフト回路ＤＴＲＮ、コンステレーションポイントを逆回転させる逆回転回路ＤＲＡＮ、データデコーダまたは逆マッピング装置ＤＭＡＰ、およびトレリスコード復調器装置ＴＣＤを含んでいる。 - 特許庁