「circuit implementation」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

METHOD FOR SOLVING SIMULTANEOUS LINEAR EQUATIONS BY USING PARALLEL COMPUTER SYSTEM, METHOD FOR NUMERICAL SIMULATION IMPLEMENTATION USING SAME, CIRCUIT SIMULATION IMPLEMENTING METHOD, AND ELECTRONIC STATE CALCULATING METHOD例文帳に追加

並列計算機システムを用いた連立一次方程式の求解方法とこれを用いた数値シミュレーション実行方法、回路シミュレーション実行方法及び電子状態計算方法 - 特許庁

To provide a semiconductor integrated circuit which can properly suppress an increasing design time required for structure implementation, while maintaining substrate (well) bias control.例文帳に追加

基板（ウェル）バイアスの制御性を確保しつつ、同構造を実現するための設計時間についてもその増大を好適に抑制することのできる半導体集積回路装置を提供する。 - 特許庁

The synchronization extraction apparatus and method can reduce the implementation complexity and power consumption in a frame synchronization extraction circuit, and thus increase the battery cycle of a terminal.例文帳に追加

この同期抽出装置及び方法によれば、フレーム同期抽出回路の具現複雑度及び電力消耗が減少し、端末機のバッテリーサイクルが増加する効果が得られる。 - 特許庁

When decrease of battery voltage is detected by a power supply voltage comparison circuit 78 or when a hardware reset detection circuit 79 is informed about an implementation of hardware reset from the external device, the abnormal conditions in the self-operation surroundings are detected directly or indirectly.例文帳に追加

電源電圧比較回路７８でバッテリ電圧の低下を検知した場合や、ハードウェアリセット検出回路７９が外部装置からハードウェアリセットの実施を通知された場合、直接または間接的に自身の動作環境の異常を検知する。 - 特許庁

An initialization processing circuit 1 performs the processes of grouping subcarriers, generating representative channel matrixes representing respective subcarrier groups, determining the implementation order of signal point candidate selection for each group, determining the implementation order of signal point candidate selection for each subcarrier, performing matrix conversion, and so on.例文帳に追加

初期化処理回路１は、サブキャリアをグループ化し、該サブキャリアグループの各々を代表する代表チャネル行列を生成し、グループ毎における信号点候補選定の実施順番を決定し、サブキャリア毎における信号点候補選定の実施順番を決定し、行列変換を行うなどの処理を実施する。 - 特許庁

In the nonvolatile storage circuit having a storage means constituted of a nonvolatile storage element and in the semiconductor device provided with the same, a destruction means is disposed to destroy the storage element on the basis of a destruction implementation signal outputted from a signal generation means for generating and outputting the destruction implementation signal.例文帳に追加

不揮発性の記憶素子からなる記憶手段を有する不揮発性記憶回路及び不揮発性記憶回路を具備する半導体装置において、破壊実行信号を生成して出力する信号生成手段から出力した前記破壊実行信号に基づいて前記記憶素子を破壊する破壊手段を設ける。 - 特許庁

The electrically connecting means is, for example, an engaging flat terminal 9 which is formed on the end surface of the first substrate 15 of the optical circuit module 1 and is electrically connected to the first electric circuit 5, and a U-shaped part formed by partially deforming the lead terminal 11 for mother board implementation of the electric circuit module 2.例文帳に追加

該電気的接続手段は、例えば、光回路モジュール１の第一の基板１５の端部表面に形成されて第一の電気回路５と電気接続する嵌合用平面端子９と、電気回路モジュール２のマザーボード実装用リード端子１１の一部を変形させて成るＵ字形状部とする。 - 特許庁

Using inspection data registered in an automatic visual inspection apparatus, implementation context data showing whether inspection is carried out or not about each classification of "mismounting", "misalignment", "short-circuit", and "open" is created for each window.例文帳に追加

自動外観検査装置に登録された検査データを用いて、「誤実装」「ずれ」「ショート」「オープン」の各分類について、検査が実施されるか否かを示す実施状況データをウィンドウ毎に作成する。 - 特許庁

To provide an enhanced voltage comparator with a low operating current, to provide a voltage reference stable over a wide operating temperature range, and to provide simplified and reliable implementation of an integrated circuit.例文帳に追加

動作電流が低い、改善された電圧比較器、広い動作温度の範囲に渡り安定している電圧基準、および集積回路の簡略的且つ信頼できるインプリメンテーションを提供すること。 - 特許庁

To provide a relay protection circuit and a relay driving method which inhibit rush current flowing when turning on a relay from flowing into a contact of the relay while achieving inexpensive cost, space-saving, and weight-saving implementation.例文帳に追加

リレーをオンさせた時に流れる突入電流がリレーの接点に流入するのを抑制しつつ、低コスト化・省スペース化・軽量化を図るリレー保護回路及びリレー駆動方法を提供すること。 - 特許庁

To provide a flexible printed circuit board with a built-in reinforcing plate using a photosensitive resin composition capable of reducing distortion or warpage after reflow implementation, and to provide a manufacturing method of a flexible printed circuit board with a built-in reinforcing plate using a photosensitive resin composition.例文帳に追加

本願発明の課題は、リフロー実装後の歪みや反りを低減可能な感光性樹脂組成物を使用した補強板一体型フレキシブルプリント基板及び感光性樹脂組成物を使用した補強板一体型フレキシブルプリント基板の製造方法を提供することである。 - 特許庁

To provide a photomask with higher resolution and higher process capability of circuit implementation by forming a silicone-coating layer on one surface or both surfaces of a glass substrate to reduce the reflectance and increase the transmittance.例文帳に追加

ガラス基板の一面または両面にシリコーンコーティング層を形成させることにより、反射率を低めるとともに透過率を増加させ、解像度及び回路具現の工程能力が向上されたフォトマスクを提供する。 - 特許庁

Once the parameters for the first and second domains have been obtained, the process proceeds to deriving interchangeable implementation in the first and second domains of one or more circuit elements in response to one or more of these parameters.例文帳に追加

第１および第２領域のパラメーターが取得されると、１つ以上のこれらのパラメーターに応答して、プロセスは、１つ以上の回路素子の第１および第２領域において互換性のある実装を導き出すことに進む。 - 特許庁

As one implementation style, as 4-sample delay bank provided with four flip-flops, adders and option output buffers to be used for storing the average sample zfa(n) to be provided to the comparator is adopted for the averaging circuit.例文帳に追加

一実施形態において、平均化回路は、４つのフリップフロップ、加算器、およびコンパレータに提供される平均サンプルｚｆａ（ｎ）を格納するために用いられるオプションの出力バッファを備える４サンプル遅延バンクを採用する。 - 特許庁

In the logical equivalence verification of the corrected HDL and the gate level logic circuit, the automatic generation of the hierarchy including the identified differential part can implement logic synthesis in circuit scale units smaller than existing logic synthesis implementation units to shorten the execution time and the like of logic resynthesis.例文帳に追加

修正されたＨＤＬとゲートレベル論理回路との論理等価検証において、特定した差分箇所を包含する階層を自動生成することで、既存の論理合成実施単位に比べて回路規模の小さな単位で論理合成を実施することができ、再論理合成の実行時間等を短縮することができる。 - 特許庁

A semiconductor integrated circuit 1 includes: two or more analog circuits (circuits to be corrected) 2, 2 which constitute various functions of the semiconductor integrated circuit 1; and a control unit 3 for feeding monitoring data which offer information on current element characteristics about manufacturing variation and temperature variation of each element (transistor, resistor, and capacitor in this implementation) included in each analog circuit 2 are provided.例文帳に追加

半導体集積回路１は、半導体集積回路１の各種機能を構成する複数のアナログ回路（補正対象回路）２、２、・・・と、各アナログ回路２が備える素子（本実施の形態ではトランジスタ、抵抗、キャパシタ）の製造ばらつき温度変化等による現在の素子特性の情報を持たせるためのモニタデータを供給する１つの制御部３とを有している。 - 特許庁

To obtain a horizontal oscillation control circuit which enables to use a digital control, adjust the display position freely in spite of the difference of timing due to kinds of machines, reduce the number of parts and the implementation space, and respond to the control by a microcomputer easily.例文帳に追加

ディジタル制御が可能であり、機種等によるタイミングの違いがあっても画面位置を自由に調整でき、部品点数および実装スペースの削減も可能で、マイクロコンピュータによる制御への対応も容易な水平発振制御回路を得る。 - 特許庁

To provide a choke coil that is placeably brought into contact (high- density implementation) to an electronic circuit substrate, which enables prevent on of choke coils from oscillating each other and to use over a wide range of bands up to the microwave band.例文帳に追加

電子回路基板上に密接配置（高密度実装）することができ、また、チョークコイル同士が磁気的に結合して発振してしまうことを防止することができるとともに、マイクロ波帯域までの広帯域にわたり使用可能なチョークコイルを提供する。 - 特許庁

Thus, by comparing the signal in virtual pins PT1 and PT0 based on failure assumed to virtual circuit data with the observed result of the signal in the test output terminal resulting from test implementation in the LSI, the failure diagnosis device diagnoses failure of the LSI.例文帳に追加

そして、故障診断装置は、仮想回路データに対して仮定した故障に基づく仮想ピンＰＴ１，ＰＴ０における信号とＬＳＩにてテストを実行させてテスト出力端子における信号を観測した結果とを比較してＬＳＩの故障を診断する。 - 特許庁

After deleting contents of the spare block 2-2 and replacing them with a new bootstrap input from the outside according to a rewrite program in the bootstrap, the address swap circuit 3 swaps the bootstraps in the implementation block 2-1 and spare block 2-2.例文帳に追加

ブートストラップ内の書換プログラムにしたがって予備ブロック２−２の内容を消去すると共に外部から入力された新たなブートストラップに書き換えた後、アドレススワップ回路３は実行ブロック２−１と予備ブロック２−２内のブートストラップとを相互に入れ替える。 - 特許庁

The semiconductor testing device performs a semiconductor test on a wafer where a circuit corresponding to a plurality of chips is formed, and is provided with a semiconductor testing implementation section 131 that performs a predetermined measurement while sequentially changing positions of chips contained in one wafer, and a self-diagnosis implementation section 134 when measurement results obtained by the section 131 on a predetermined number of chips continuously failed to satisfy the provided certain criteria.例文帳に追加

半導体試験装置は、複数のチップに対応する回路が形成されたウエハに対して半導体試験を行うものであり、一のウエハに含まれるチップの位置を順番に切り替えながら所定の測定を実施する半導体試験実行部１３１と、半導体試験実行部１３１による測定結果が所定数のチップについて連続してフェイルとなったときに、自己診断を実施する自己診断実行部１３４とを備えている。 - 特許庁

In a form of implementation of the battery discharge capacity determination method of the present invention shown in Fig.1, an optimal state vector X is estimated by the extended kalman filter operation, and adjustable parameters of an equivalent circuit 21 are updated to optimum parameters on the basis of the estimated optimal state vector X (step S7).例文帳に追加

図１に示す本発明のバッテリ放電能力判定方法の実施形態では、拡張カルマンフィルタ演算により最適な状態ベクトルＸを推定し、推定された状態ベクトルＸから等価回路２１の調整パラメータを最適なものに更新している（ステップＳ７）。 - 特許庁

The implementation of active voltage positioning (AVP) improved for a power source of a microprocessor or the like includes an AVP circuit separated from a power source error amplifier 42 by a buffer amplifier 62 having parallel RC feedback circuits 64, 66 controllably adjusting a transient response.例文帳に追加

マイクロプロセッサ等の電源のための改良されたアクティブ電圧ポジショニング（ＡＶＰ）の実施は、過渡応答を制御可能に調整する並列ＲＣフィードバック回路６４，６６を有するバッファ増幅器６２により、電源誤差増幅器４２から分離されたＡＶＰ回路を含む。 - 特許庁

The module design system has function design data 11, circuit design data 12, implementation design data 13 and simulation data 14 for every design block, and the design data can be shared by enabling search, addition, deletion, update and replace of the data from each CAD system.例文帳に追加

設計ブロックごとに、機能設計データ１１、回路設計データ１２、実装設計データ１３、シミュレーションデータ１４を持ち、各々のＣＡＤシステムから上記データの検索、追加、削除、更新、置換できるようにすることで、設計データの共通共用化を可能にしたモジュール設計システム。 - 特許庁

At a heater control device, the example of implementation of which is shown in Figure (b), when an FET 17 comes to on-state, voltage of a power source 11 is applied to both ends of the serial circuit consisted of the first heater 13, the second heater 15 and the resistor 27 for voltage drop, and the conducting period to the heaters is controlled by a DUTY control.例文帳に追加

図３（ｂ）に示す実施例のヒータ制御装置は、ＦＥＴ１７がＯＮ状態となると、電源１１が出力する電源電圧が、第１ヒータ１３、第２ヒータ１５および電圧降下用抵抗２７からなる直列回路の両端に印加され、また、ヒータへの通電期間をＤＵＴＹ制御している。 - 特許庁

A digital image reading apparatus 1 reads a color patch 31a provided outside a document read area, smoothes sRGB converted image data through an image processing circuit 46, stores the image data in a removable SD-CARD 70 and uses image data on the SD-CARD 70 as a material for judging necessity of calibration implementation.例文帳に追加

デジタル画像読取装置１は、原稿の読取領域外に設けられたカラーパッチ３１ａを読み取ってｓＲＧＢ変換した画像データを画像処理回路４６で平滑化した後に着脱可能なＳＤ−ＣＡＲＤ７０に記憶し、当該ＳＤ−ＣＡＲＤ７０の画像データを、キャリブレーション実施の必要性の判断材料としている。 - 特許庁

A multiphase clock supplying circuit 50 is installed, which generates a scan clock signal SCK (k) of (n+1) arising from the clock signal SCLK for test indicating implementation of scan path test, with no overlap mutually and in sequence, to supply the generated scan clock signal SCK (k) to scan flip-flop SFF of (n-1) and one scan flip-flop SFF*.例文帳に追加

スキャンパステストの実行を示すテスト用クロック信号ＳＣＬＫから互いに重複せず順に立ち上がる（ｎ＋１）個のスキャンクロック信号ＳＣＫ（ｋ）を生成する多相クロック供給回路５０を設け、生成したスキャンクロック信号ＳＣＫ（ｋ）を（ｎ−１）個のスキャンフリップフロップＳＦＦと１個のスキャンフリップフロップＳＦＦ＊とに供給する。 - 特許庁

In the step S102, as a DIRW matrix, the DIRW matrix is prepared to indicate possibly occurring state transitions among four states Declare, Initialize, Read, and Write in the register included in the verification target circuit 100, and the DIRW matrix is used to decide two kinds of coverage criterions, a matrix coverage criterion 110 and an implementation coverage criterion 120.例文帳に追加

このステップＳ１０２では、ＤＩＲＷマトリックスとは、検証対象回路１００に含まれるレジスタにおいてＤｅｃｌａｒｅと、Ｉｎｉｔｉａｌｉｚｅと、Ｒｅａｄと、Ｗｒｉｔｅとの４つの状態の中から生じる可能性のある状態遷移をあらわしたＤＲＩＷマトリックスを用意し、このＤＩＲＷマトリックスを利用して、マトリックスカバレッジ基準１１０と、実装カバレッジ基準１２０との２種類のカバレッジ基準を決定する。 - 特許庁