| 例文 |
circuit processingの部分一致の例文一覧と使い方
該当件数 : 13092件
A controlling portion 13 controls a dynamic reconstruction controlling portion 15 on the basis of information from a sensor 18 in a vehicle, and reconstructs a circuit of an image processing hardware 11, thereby always enabling image processing corresponding to the driving environment.例文帳に追加
制御部13は、車内のセンサ18からの情報にもとづいて動的再構成制御部15を制御し画像処理ハードウエア11の回路を再構成して、常に運転環境に応じた画像処理を可能とする。 - 特許庁
As the operation stopping means, a means is used which stops the (m+1)-th to n-th error correction processing operations, for example, by stopping the supply of a clock to each circuit for performing error correction processing.例文帳に追加
動作停止手段としては、たとえば、誤り訂正処理を行うための各回路へのクロックの供給を停止することにより、m+1回目〜n回目の誤り訂正処理動作を停止させるものが用いられる。 - 特許庁
In this information processing apparatus, an Ethernet processing part reduces the power consumption by restraining the circuit from being needlessly operated in the period of time when the data in a link-down state does not flow or when the transmission/reception data in a link-up state does not exist.例文帳に追加
イーサネット処理部において、リンクダウン状態のデータが流れていない期間およびリンクアップ状態の送受信データが存在しない期間の回路の不要な動作を抑えることで消費電力を抑える。 - 特許庁
This urine (liquid) quantity measuring instrument 1 is provided with an imaging part and an image processing circuit, and a position of a liquid face in an urine collecting container 2 is detected noncontactly by image processing to detect an urine quantity based on the position of the liquid face.例文帳に追加
尿測量装置1は、撮像部と画像処理回路とを備えており、画像処理により採尿容器2における液面の位置を非接触で検出し、この液面の位置に基づいて尿量を検出する。 - 特許庁
A program to be stored in a memory circuit (110) is generated such that the satisfaction of the branch condition of a conditional branch instruction is made the termination condition for loop processing, in relation to loop processing using a conditional branch instruction.例文帳に追加
メモリ回路(110)に格納されるプログラムは、条件付分岐命令を用いたループ処理に関して条件付分岐命令の分岐条件の成立がループ処理の終了条件となるように生成される。 - 特許庁
To provide a picture reader whose picture processing function can be changed or increased even without changing the design of the whole body of the reader and to which a new picture processing circuit can be added without being restricted by pipelined delayed amounts.例文帳に追加
装置全体の設計変更をしなくても画像処理機能の変更や追加が可能であり、パイプライン遅延量の制約を受けることなく画像処理回路を新規に追加できる画像読取装置を提供する。 - 特許庁
There are provided a plurality of receiving systems comprised of a plurality of receiving signal processing units 102-104, and each of the receiving signal processing units 102-104 (202-204) comprises a BIT signal generating circuit 108 (208).例文帳に追加
複数段の受信信号処理ユニット102〜104からなる受信系を複数系統設け、かつ、各受信信号処理ユニット102〜104(202〜204)に、BIT信号発生回路108(208)を設ける。 - 特許庁
To remove quantization noise components of processing block, consisting of a plurality of stages for ΣΔ-modulation, and also to provide a modulation circuit with a short operating period by making it possible to process the respective processing block by pipeline.例文帳に追加
ΣΔ変調を行う複数段の処理ブロックの量子化雑音成分を除去すると共に、前記処理ブロックの各々をパイプライン処理可能にして動作周期の短い変調回路を提供する。 - 特許庁
A color correction circuit is provided with three sets of color input channel processing circuits 31, 32, 33, and the respective processing circuits are provided with adders 34, 41, 45 having a corrected color channel output and a non-corrected color channel input.例文帳に追加
色補正回路は3つの色入力チャネル処理回路31,32,33を有し、該処理回路のそれぞれは、補正済み色チャネル出力と未補正色チャネル入力とを有する加算器34,41,45を備える。 - 特許庁
A compression processing part 5 applies a compression processing to the data of the great amplitude fluctuation among the discrete data 1b of base band signals obtained from a CONT part 1 on the basis of the detection capacity information of the detection circuit part 4.例文帳に追加
圧縮処理部5は、検波回路部4の検波能力情報をもとに、CONT部1より得られるベースバンド信号の離散データ1bのうち振幅変動が激しいデータに対して圧縮処理を行う。 - 特許庁
To conduct synchronization of a processing means based on reset of a communication controller, without depending on a latch circuit, in transmission and reception between the processing means such as a CPU and the communication controller.例文帳に追加
CPU等の処理手段と通信コントローラとの間の送受信にあたり、通信コントローラのリセットに基づく処理手段の同期化を、ラッチ回路に依存することなく、行うようにしたネットワーク端末装置を提供する。 - 特許庁
In the video signal processing circuit, one screen image data is generated by superimposing a video screen image data generated by processing a video signal to a graphics screen image generated by the graphics controller and outputted to a display.例文帳に追加
このビデオ信号処理回路において、ビデオ信号を処理して生成したビデオ画面のデータに、グラフィックスコントローラにより作成されたグラフィックス画面とを重ね合わせて一つの画面データを生成し、ディスプレイに出力する。 - 特許庁
An image processing circuit corrects illuminance decrease in a region with hatching caused by a mismatch between a light emission angle of a three-dimensional imaging optical system and an optimal incidence angle of each of the micro lenses by image processing.例文帳に追加
画像処理回路は、立体撮像光学系の光線出射角と、各マイクロレンズの最適入射角とのミスマッチに起因してハッチングを付した領域に生じる照度低下を、画像処理により補正する。 - 特許庁
To perform a surface reforming and an etching processing simultaneously on both surfaces of many boards such as flexible circuit boards in a microwave-excited plasma processing device.例文帳に追加
マイクロウェ−ブ励起プラズマ処理装置に於いて、可撓性回路基板等の多数枚の被処理基板の表面改質及びエッチング処理等を両面同時に行うことができる回路基板のプラズマ処理装置を提供する。 - 特許庁
The class AB rail-to-rail operational amplifier further includes a frequency compensation circuit for compensating high frequency characteristics of the processing amplifier to improve the stability of the processing amplifier using a high frequency.例文帳に追加
又、AB級レールトゥレール演算増幅器の高周波特性を改善し、高周波で前記演算増幅器の安定度を向上させるために、AB級レールトゥレール演算増幅器は周波数補償回路を具備する。 - 特許庁
To suppress an electromagnetic wave radiated from a digital circuit, which performs a digital demodulation processing, from becoming an interference wave of an FM broadcast signal in a radio receiver which demodulates the FM signal by digital signal processing.例文帳に追加
FM放送信号の復調をデジタル信号処理により行なうラジオ受信装置において、デジタル復調処理を行うデジタル回路から放射される電磁波がFM放送信号の妨害波となることを抑制する。 - 特許庁
To provide a signal batch processor capable of performing signal processing to a multiplexed signal by one signal processing unit without using a switching circuit which switches signals.例文帳に追加
本発明は、信号を切り換える切り替え回路を用いることなく、多重化した信号に対して1つの信号処理部で信号処理を行うことができる信号一括処理装置を提供することを課題とする。 - 特許庁
To provide an information recording/reproduction device which shortens a processing time by performing turbo decode processing to data blocks in parallel and prevents the increase of the circuit scale of a decoder.例文帳に追加
本発明は、データブロックのターボ復号処理を並列に行い、処理時間を短縮するとともに、復号器の回路規模の増大を防止する、情報記録再生装置を提供することを提供することを目的とする。 - 特許庁
To provide a bus arbitration circuit, which gives a high priority to the prescribed processing of a prescribed bus master, and equally allocates a bus to another processing of the bus master and to another bus master, with simple composition.例文帳に追加
所定のバスマスタの所定の処理に対して高い優先度を付与し、前記バスマスタの他の処理および他のバスマスタには平等にバスを割り当てることのできるバス調停回路を単純な構成で実現する。 - 特許庁
A digital TV processing circuit 34 inputs a TSI signal output from the module 33A and a TS2 signal output from the module 33B in common and conducts a signal processing containing a scrambling release.例文帳に追加
デジタルTV処理回路部34は、モジュール33Aから出力されるTS1信号とモジュール33Bから出力されるTS2信号とを共通に入力してスクランブル解除を含む信号処理を行う。 - 特許庁
The scanner further includes an image processing circuit for processing data generated by the grayscale or color CCD sensors into any combination of color grayscale, or bi-tonal document images having high or low resolution.例文帳に追加
スキャナは、グレースケール又はカラーCCDセンサよって生成されたデータを高又は低解像度を有するカラー、グレースケール又は2値のいずれかの組合わせの文書画像に処理するための画像処理回路を更に含む。 - 特許庁
The sensor unit 9 comprises a sensor substrate 3, a sensor element module 5 integrally mounted to the sensor substrate 3, and a sensor output processing circuit part 7 for processing output signals from the sensor element module 5.例文帳に追加
センサユニット9は、センサ基板3と、該センサ基板3に一体的に組み付けられるセンサ素子モジュール5及び該センサ素子モジュール5からの出力信号を処理するためのセンサ出力処理回路部7とを有する。 - 特許庁
A layout design method of a semiconductor integrated circuit includes: high-speed wiring processing for performing wiring at a first wiring pitch; and normal wiring processing for performing wiring at a second wiring pitch narrower than the first wiring pitch.例文帳に追加
半導体集積回路のレイアウト設計方法は、第1の配線ピッチで配線を行う高速配線処理と、第1の配線ピッチより狭い第2の配線ピッチで配線を行う通常配線処理と、を有する。 - 特許庁
To provide a method for solving a simultaneous equation system including an equation to dynamically change during processing in the computer simulation of a physical circuit and a system for processing analog or mixed signal digital-analog.例文帳に追加
アナログ又はデジタル-アナログ混在信号の処理を行う物理回路及びシステムのコンピューターシミュレーションにおいて、処理中に動的に変化する方程式を含む連立方程式系を解く方法を提供する。 - 特許庁
The read section 30 is provided with an image processing circuit 30b, which reads an original at a high resolution mode and separates an image area, in response to a characteristics of the original image data and performs binary processing in matching with each image area.例文帳に追加
読取部30には、画像処理回路30bが設けられており、原稿を高解像度モ−ドで読み込み、原稿画像データの特性に応じて像域分離処理して、各像域に適合した2値化処理を行なう。 - 特許庁
An interruption generation circuit 6 for generating a periodical interruption request is built in the CPU1 and the task processing of the request is started under the condition that there is no interruption processing request from other external interruption generation circuits.例文帳に追加
CPU1内に周期的な割込要求を生成する割込発生回路6を設け、当該要求のタスク処理の開始を他の外部割込発生回路からの割込処理の要求がないことを条件とする。 - 特許庁
To prevent degradation of image quality of a moving image data after compression processing without significantly increasing circuit scale in an image signal processing device using moving image data of various kinds of effective image sizes as an input.例文帳に追加
様々な有効映像サイズの動画像データを入力とする映像信号処理装置において、回路規模の大幅な増大を招くことなく、圧縮処理後の動画像データの画質の劣化を抑制する。 - 特許庁
To shorten test time of an address processing part in an interface circuit and to reduce a price by reducing the development cost of a semiconductor integrated circuit connecting an independent bus connected to a CPU to a time-division bus not connected to the CPU via the interface circuit.例文帳に追加
CPUに接続されている独立バスと、CPUに接続されていない時分割バスとをインタフェース回路を介して接続してなる半導体集積回路に関し、インタフェース回路のアドレス処理部の試験時間の短縮化と、開発費用の低減化による価格の低減化を図る。 - 特許庁
When the sub CPU 20 fails, a reset processing is performed by a watchdog timer 22, and also the driving of an inhibit relay spare driving circuit 7 is allowed by an authorization circuit 8, thereby the main CPU 10 controls the inhibit relay spare diving circuit 7 and drives the inhibit relay 2.例文帳に追加
また、サブCPU20の異常時にはウォッチドッグタイマ22によってリセット処理を行うとともに許可回路8によってインヒビットリレー予備駆動回路7の駆動を許可することにより、メインCPU10はインヒビットリレー予備駆動回路7を制御してインヒビットリレー2を駆動させることができる。 - 特許庁
The rectification circuit 1120 performs the half- wave or all-wave rectification of the induction AC power of the power receiving coil 1110, and the rectification output of the rectification circuit 1120 is connected in parallel with a data-processing part 1200 and a high-voltage circuit part 1300 for receiving data.例文帳に追加
整流回路1120は受電用コイル1110の誘導交流電力を半波整流あるいは全波整流し、整流回路1120の整流出力はデータ受信のためのデータ処理部1200および高電圧回路部1300に並列に供給される。 - 特許庁
The control circuit 11 controls the mechanical scanning of the vibrator 2 based on the position signal from the position detecting circuit 6 and also superimposes the judgement result from the judging unit 23 on an ultrasonic tomographic image which is processed by the image processing circuit 10.例文帳に追加
前記制御回路11は、前記位置検出回路6からの位置信号に基づき、前記振動子2の機械的な走査を制御すると共に、前記画像処理回路10で処理される超音波断層画像に前記判定器23からの判定結果を重畳させる。 - 特許庁
When it is necessary to transfer data from a contact circuit part 16 to a non-contact circuit part 13, the data of a transfer object axes enciphered by an enciphering part 162 in the contact circuit part 16, signature data ate applied by a signature processing part 163, and these data are stored in a shard memory 19.例文帳に追加
接触回路部16から非接触回路部13にデータを転送する必要が生じた時には、接触回路部16において、転送対象のデータを暗号化部162で暗号化し、署名処理部163で署名データを付与し、共有メモリ19に記憶する。 - 特許庁
The circuit 40 inputs the plurality of arithmetic results simultaneously output from the FFT arithmetic circuit 20, and writes them in the banks 31-1 to 31-4 in the form of overwriting while changing the order of data so that the plurality of data required by the circuit 20 in the next arithmetic processing can be simultaneously supplied.例文帳に追加
回路40は、FFT演算回路20から同時に出力された複数の演算結果を入力し、回路20が次回の演算処理に必要とする複数のデータを同時に供給可能なようにデータ順を入れ替えてバンク31−1〜31−4に上書きの形で書き込む。 - 特許庁
This image processor 14 is provided with a plurality of processing elements including a developing circuit 36 for developing intermediate data whose plotting contents are described to generate raster data, a compressing circuit 35 for compressing the supplied data and an extending circuit 37 for extending the supplied data.例文帳に追加
画像処理装置14は、描画内容が記述された中間データを展開してラスタデータを生成する展開回路36と、供給されたデータを圧縮する圧縮回路35と、供給されたデータを伸長する伸長回路37とを含む複数の処理要素を有する。 - 特許庁
The hydraulic circuit includes a circulation circuit that is connected to the hydraulic supply port and hydraulic exhaust port of the hydraulic motor for removing the voltage, and a selector valve 330 that performs switching to connect the hydraulic motor 310 to the circulation circuit when voltage removal processing is performed.例文帳に追加
油圧回路は、電圧抜き用油圧モータの油圧供給ポートと油圧排出ポートとに接続される循環回路を含み、且つ、電圧抜き処理を行なう際に電圧抜き用油圧モータ310が循環回路に接続されるように切り替える切替弁330を含む。 - 特許庁
The still picture recorded in the memory 32 is expanded by using the circuit 18, enlarged, outputted to a television signal processing circuit 20 from the buffer 16, converted into television signals by the circuit 20 and displayed on a display section 34.例文帳に追加
半導体メモリ32に記録された静止画像はサイズ変更/圧縮・伸長回路18により伸長処理された後サイズ拡大されてフレームバッファ16からテレビ信号処理回路20に出力され、テレビ信号処理回路20でテレビ信号に変換されて表示部34に表示される。 - 特許庁
To simplify an insulation circuit required for processing actual temperature data and to simplify a circuit constitution, wherein temperature data by a resistance thermometer sensor built in a flow channel is formed as data capable of being CPU-processed and the insulation circuit is built in between them.例文帳に追加
流路内に組み込まれている測温抵抗体の温度データをCPU処理できるデータにして、その間に絶縁回路を組み込んだ構成にすることで、実際の温度データを演算処理するために必要な絶縁回路を簡単にかつ回路構成を簡単にすること。 - 特許庁
In the image processor 1, a reset control circuit 12 allows a starting operation of a built-in CPU 11 to wait until a bus control circuit 14 acquires starting information required for starting the semiconductor integrated circuit 10 for mounting the built-in CPU 11 and performing prescribed operation processing at startup.例文帳に追加
画像処理装置1は、起動時、バス制御回路14が内蔵CPU11を搭載し所定の動作処理を行う半導体集積回路10を起動させるのに必要な起動情報を取得するまで、リセット制御回路12が、内蔵CPU11の起動動作を待たせている。 - 特許庁
By reading an ID from the transmission equipment information frame, a control circuit 16 performs switching control so that the video signal bypasses a three-dimensional noise reduction circuit 13 and a three-dimensional I/P conversion circuit 14 whose processing time is relatively long when it is determined that the equipment is a game machine.例文帳に追加
制御回路16は、送信機器情報フレームからIDを読み取ることにより、該機器がゲーム機であると判定した場合には、比較的に処理時間が長い3次元ノイズリダクション回路13および3次元I/P変換回路14を映像信号がバイパスするような切り替え制御を行う。 - 特許庁
A first peripheral circuit P1 is arranged along one end of the arranged mats M1-M8 and a second peripheral circuit P2 including a processing circuit for redundancy operation with the preliminary blocks R1, R2 is arranged between the second mats M4, M5 at the other end of the first mats M1, M2.例文帳に追加
第1の周辺回路P1を、そろえて配置されたマットM1〜M8の一端に沿って配置し、予備メモリセルR1、R2による救済処理動作のための処理回路を含む第2の周辺回路P2を、第1のマットM1、M2の他端で第2のマットM4、M5の間に配置する。 - 特許庁
An OFDM receiver 1 is provided with an analog/digital converter circuit 5 that applies analog/digital conversion to an orthogonally- damodulated OFDM signal, an FFT conversion circuit 7 that applies FFT processing to a digitized OFDM signal, and a window synchronization circuit 8 to generate an FFT window.例文帳に追加
OFDM受信装置1は、直交復調されたOFDM信号をアナログ/デジタル変換を行うA/D変換回路5と、デジタル化されたOFDM信号をFFT変換するFFT変換回路7と、FFTウィンドウを生成するウィンドウ同期回路8とを備えている。 - 特許庁
This integrated circuit design support device supporting the design of the integrated circuit having a plurality of pins has a processing part (a CPU 4) unifying pin arrangement information of the integrated circuit by a common format and arranging it on coordinates to form a pin arrangement matrix (a matrix sheet 108).例文帳に追加
複数のピンを有する集積回路の設計を支援する集積回路設計支援装置において、集積回路のピン配列情報を共通のフォーマットで統一化するとともに座標上に配列して、ピン配列マトリクス(マトリクスシート108)を形成する処理部(CPU4)を備えた構成である。 - 特許庁
A physical layer processing circuit 30 of an interface circuit includes: a synchronization determination circuit 32 for generating a detection signal SG1 when a synchronization lost is detected; and a timer 35 for outputting a state transition suppression signal SG3 to a connection management state machine 31 in accordance with the detection signal SG1.例文帳に追加
インターフェース回路の物理層処理回路30は、同期ロストの発生を検出したときに検出信号SG1を生成する同期化判定回路32と、検出信号SG1に応じてステート遷移抑止信号SG3を接続管理ステートマシン31に出力するタイマ35とを備える。 - 特許庁
A plurality of filter circuits stepwise provide a frequency characteristic to the filtering processing and the 1st filter circuit 41 first receiving an output of the charge pump circuit 3 comprises a capacitive element C3 connected in parallel with the output of the charge pump circuit 3.例文帳に追加
フィルタリング処理の周波数特性を分散形成された複数のフィルタ回路で段階的に付与させるとともに、チャージポンプ回路3の出力を最初に受ける第1のフィルタ回路41を、そのチャージポンプ回路3の出力に対して並列に接続された容量素子C3によって形成する。 - 特許庁
When the stereo DSD data are D/A converted into the analog audio signals in the left channel and the right channel, the stereo DSD data output from the output circuit 31 are subjected to separation and synchronization processing by the conversion circuit 32, and the D/A converter circuit 33 is supplied with the processed stereo DSD data.例文帳に追加
ステレオDSDデータを左チャンネルおよび右チャンネルのアナログオーディオ信号にD/A変換するときには、出力回路31から出力されるステレオDSDデータを、変換回路32により分離および同時化の処理をしてからD/Aコンバータ回路33に供給する - 特許庁
The circuit 40 inputs the plurality of arithmetic results concurrently output from the FFT arithmetic circuit 20, and writes a plurality of data items required for the next arithmetic processing in the circuit 20 into the banks 31-1 to 31-4 in a form of overwriting after switching the order of data to concurrently supply the data items.例文帳に追加
回路40は、FFT演算回路20から同時に出力された複数の演算結果を入力し、回路20が次回の演算処理に必要とする複数のデータを同時に供給可能なようにデータ順を入れ替えてバンク31−1〜31−4に上書きの形で書き込む。 - 特許庁
This sensor output processing circuit of a combustion pressure sensor 24 is provided with a bottom value holding circuit 50, having a capacitor 54 for holding a bottom value of the output of the combustion pressure sensor 24; and a differential amplifier 62 taking the difference between the output of the combustion pressure sensor 24 and the output of the bottom value holding circuit 50.例文帳に追加
燃焼圧センサ24のセンサ出力処理回路は、燃焼圧センサ24の出力のボトム値ホールド用のコンデンサ54を有するボトム値ホールド回路50と、燃焼圧センサ24の出力とボトム値ホールド回路50の出力の差をとる差動増幅器62を備えている。 - 特許庁
An evaluation circuit 16 repeats processing that its output is reset, that the difference of the output voltages Vo of a replica circuit 11R between after time t1 passes and after time t2 passes after performing step input of voltage Vi to the replica circuit 11R is calculated prescribed times and that these differences are accumulatively added.例文帳に追加
評価回路16では、その出力をリセットし、レプリカ回路11Rに電圧Viをステップ入力してから時間t1経過した後と時間t2経過した後のレプリカ回路11Rの出力電圧Voの差を所定回数求め、該差を累積加算する、という処理を繰り返す。 - 特許庁
The control circuit 1 is provided with a driving circuit 2 for driving the vibrator, and a detection circuit 3 for processing output signal output from the vibrators based on the driving vibration and the physical quantities, and outputting detection signal corresponding to the physical quantities.例文帳に追加
制御回路1は、振動子に駆動振動を励振するための駆動回路2、および振動子の駆動振動および物理量に基づいて振動子から出力される出力信号を処理し、物理量に対応する検出信号を出力する検出回路3を備えている。 - 特許庁
A key exchange circuit 115, in which a key body is recorded on a magnetic disk 2 beforehand and which is constituted of hardware, updates a key, that an encryption circuit 111 includes, while using the key body recorded on the magnetic disk 2, thereby exchanging the key to be used for encryption processing of data of the encryption circuit 111.例文帳に追加
磁気ディスク2に鍵本体が記録されており、ハードウェアで構成される鍵交換回路115が、上記磁気ディスク2に記録された鍵本体で、暗号回路111が有する鍵を更新することによって、暗号回路111がデータの暗号処理に用いる鍵を交換する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|