「clock frequency」に関連した英語例文の一覧と使い方(72ページ目) - Weblio英語例文検索

To slow down the high-speed video data and store the data to an inexpensive low speed memory by dividing video data after analog/digital conversion to each phase by using a clock signal having frequency division phases.例文帳に追加

分周した位相を有するクロックの信号を用いて、Ａ/Ｄ変換後のビデオデータを各位相に分けることで、高速なビデオデータを減速させ、安価で低速なメモリへのデータ格納を可能とする。 - 特許庁

To reduce power consumption in an apparatus for processing information effectively by performing fine control of clock frequency depending on the receiving state of information.例文帳に追加

情報を受信した際の受信状況に応じてきめ細かなクロック周波数の制御を行うことにより、当該情報を処理する機器における消費電力を、効果的に削減することを目的とする。 - 特許庁

To reduce damage to the electrode at the lighting of the HID-(high intensity discharge) lamp and to control the lamp power more finely than the clock frequency of the computer and restrain exothermicity of the lamp power control circuit.例文帳に追加

ＨＩＤランプ点灯時の電極のダメージを低減させ、また、ランプ電力をコンピュータのクロック周波数より微細に制御し、さらに、ランプ電力制御回路の発熱を抑えるようにする。 - 特許庁

To make development of a driving IC unnecessary for every number of pixels of a liquid crystal display apparatus, by selecting a range of the number of pixels and the clock frequency corresponding to any number of pixels and transmitting image signals to a driving IC.例文帳に追加

任意の画素数に対応させて画素数の範囲及びクロック周波数を選択して映像信号を駆動ICに伝送して、液晶表示装置の画素数ごとに駆動ICの開発を不要とする。 - 特許庁

To provide a packet switching apparatus for reducing a data error caused in its high-speed signal interface by changing a clock frequency inside the apparatus on the basis of an error rate of main signal data.例文帳に追加

主信号データのエラーレートに基づき装置内部クロック周波数を変化させることにより、装置内の高速信号インタフェースにおけるデータエラーを低減させるパケット交換装置を提供する。 - 特許庁

The buffer temporarily stores received packets, that are transmitted from the master node, monitors and outputs a buffer accumulation amount and outputs data using a reproduction clock frequency of the slave node.例文帳に追加

バッファは、マスターノードから送信されるパケットである受信パケットを一時的に保存する共にバッファ蓄積量を観測して出力し、スレーブノードの再生クロック周波数を用いてデータを読み出す。 - 特許庁

To obtain a display device using a plurality of display panels using a high-frequency clock signal based on high image quality and high performance, where influence of electromagnetic wave disturbance is hardly caused by reducing unwanted radiation.例文帳に追加

高画質化、高性能化により周波数の早いクロック信号を用いる複数の表示パネルを用いた表示装置において、不要輻射を低減し、電磁波妨害の影響が起きにくくする。 - 特許庁

To provide a re-timing circuit and a frequency dividing system capable of preventing malfunction when the timing of a synchronous edge in a clock signal coincides with that of an edge in an input signal.例文帳に追加

クロック信号の同期エッジのタイミングと入力信号のエッジのタイミングが一致したときの誤動作を防止することができるリタイミング回路及び分周システムを提供することを課題とする。 - 特許庁

A remote control device 20 is equipped with a first clocking means 23 for clocking, based on the oscillation frequency of the oscillator 28 for generation a clock signal of a microcomputer 21 installed on the remote control device 20.例文帳に追加

遠隔制御装置20には、遠隔制御装置20に設けられているマイコン21のクロック信号を生成する発振子28の発振周波数に基づき計時をなす第一計時手段23を備える。 - 特許庁

To provide a clock interruption detection circuit with a simple circuit configuration capable of minimizing the circuit scale even in a system wherein a plurality of detection object clocks with the same frequency are present.例文帳に追加

簡単な回路構成によって、同一周波数の検出対象クロックが複数本あるシステムにおいても回路規模を最小限に抑えことができるクロック断検出回路を提供する。 - 特許庁

To provide a delta sigma modulator that easily generates a plurality of clocks required for control of a switch circuit while automatically holding a phase relationship among a plurality of the clocks when a clock frequency is changed.例文帳に追加

デルタシグマ変調器において、スイッチ回路の制御に必要な複数のクロックを容易に作成すると共に、クロックの周波数を変更した場合に、複数のクロックの位相関係を自動的に保持する。 - 特許庁

To provide an in-circuit emulator system for making a user easily change a clock frequency to be supplied from a personal computer in which an in-circuit emulator debugger is started to a microcomputer being an object of debugging.例文帳に追加

インサーキットエミュレータデバッガが起動しているパーソナルコンピュータからユーザがデバッグの対象となるマイクロコンピュータに供給するクロック周波数を容易に変更することができるインサーキットエミュレータシステムを得ること。 - 特許庁

A low power, low frequency oscillator with a watch-type crystal and counter are used as a real time clock to keep time uncertainty under fifty milliseconds when the receiver is hibernating.例文帳に追加

ウォッチタイプの水晶を有する低電力低周波数の発振器およびカウンタをリアルタイムクロックとして使用して、受信機が休眠状態にあるときには時間の不確定性を５０ミリ秒未満に抑える。 - 特許庁

The SCd is added to reference frequency data F0, and D/A converted by a D/A converter DAC, and supplied through a low pass filter LPF to a varicap D so that local clock frequencies can be controlled.例文帳に追加

基準周波数データＦ０にＳＣｄを加算して、Ｄ／Ａ変換器ＤＡＣによりＤ／Ａ変換し、ローパスフィルタＬＰＦを介してバリキャップＤに供給し、ローカルクロック周波数を制御する。 - 特許庁

The second input part 14 inputs to the other terminal of the SSB mixer 10 a square wave signal having a clock frequency which has multiplied the square wave signal by an even number the first input part 12 inputs.例文帳に追加

第２入力部１４は、第１入力部１２が入力する方形波信号の偶数倍のクロック周波数を有する方形波信号をＳＳＢミキサ１０の他方に入力する。 - 特許庁

To provide a digital satellite broadcast receiving module which easily improves a characteristic deterioration in a tuner portion caused by a higher harmonic of the operation clock frequency and is miniaturized in size.例文帳に追加

動作クロック周波数の高調波成分によるチューナ部における特性劣化を容易に改善することができ、かつ、小型化を図ることが可能となるデジタル衛星放送受信モジュールを実現する。 - 特許庁

To provide a liquid crystal display control device capable of operating a liquid crystal display device with adequate power consumption by changing a frequency of a clock for image display, and to provide an electronic device.例文帳に追加

画像表示用クロックの周波数を変更することにより、液晶表示装置を適切な消費電力で動作させることができる液晶表示制御装置及び電子機器を提供すること。 - 特許庁

To provide an arrangement and method for a serial data transfer in a numerically controlled control system to improve an updating of an output value without leaving a serial data transfer mode or increasing a clock frequency.例文帳に追加

シリアルデータ転送モードをやめずに、あるいはクロック周波数を高くせずに出力値の更新を改善する数値制御の制御システムのシリアルデータ転送のための構成及び方法を提供すること。 - 特許庁

Each of writing processing sections 36, 38 and 40 reads the corrected format pattern signal of the memory based on the synchronous signal of one rotation of the disk and the format frequency clock signal, and writes it on the disk medium.例文帳に追加

書込処理部（３６，３８，４０）はメモリの補正されたフォーマットパターン信号を、ディスクの１回転の同期信号とフォーマット周波数クロック信号に基づいて読出してディスク媒体面に書き込む。 - 特許庁

To provide a stream-selecting device and a stream input device, capable of suppressing increase in power consumption and increase in cost, by realizing a small scale circuit and reduce in operating clock frequency of the circuit.例文帳に追加

回路の小規模化及び、回路の動作クロック周波数の低減を実現し、消費電力及びコストの増大を抑止することができるストリーム選別装置及びストリーム入力装置を提供する。 - 特許庁

The VCO 210 includes an input part connected to a voltage control node 216 for receiving a voltage signal, and an output part for generating a clock signal that has a frequency dependent on the received voltage signal.例文帳に追加

ＶＣＯ(210)は、電圧制御ノード(216)に接続され電圧信号を受信する入力部と、受信した電圧信号によって決まる周波数のクロック信号を生成する出力部とを有する。 - 特許庁

Because the clock frequency of the electronic device 100 varies in response to the temperature of the electronic device 100, the speed and the power consumption of the electronic device are decreased while the temperature is higher than the normal temperature.例文帳に追加

電子装置100のクロック周波数は、電子装置100の温度に応答して変化するので、通常の温度より温度が高い期間中は、電子装置の速度及び電力消費を低下させる。 - 特許庁

A delay circuit 24 of a clock for extracting circuit 20 delays the output of the LPF 16 only for the time interval corresponding to the half cycle of a frequency which corresponds to the least common multiple(LCM) of plural bit rates.例文帳に追加

クロック抽出回路２０の遅延回路２４は、複数のビットレートの最小公倍数に相当する周波数の半分の周期に相当する時間だけ、ＬＰＦ１６の出力を遅延する。 - 特許庁

A phase comparing unit 2 compares the phase of the output signal OUT 2 of the frequency divider 18 with the phase of the reference clock REF and outputs a voltage corresponding to the phase difference as a control voltage Vcnt to the VCO 16.例文帳に追加

位相比較部２は、分周器１８の出力信号ＯＵＴ２と、基準クロックＲＥＦの位相を比較し、位相差に応じた電圧を制御電圧ＶｃｎｔとしてＶＣＯ１６に出力する。 - 特許庁

The second boosting circuit 101 is connected to an output terminal of the first boosting circuit 901, and after starting, a boosting clock frequency of the second boosting circuit 101 is lowered.例文帳に追加

第２の昇圧回路１０１を第１の昇圧回路９０１の出力端子に接続し、更に起動後は、第２の昇圧回路１０１の昇圧クロック周波数を低くできるように構成する。 - 特許庁

To decide whether the clock of an original oscillation frequency used for driving a solid-state image pickup element is an NTSC system or a PAL system without using other clocks.例文帳に追加

固体撮像素子を駆動するために使用される原発振周波数のクロックがＮＴＳＣ方式のものかＰＡＬ方式のものかを、他のクロックを使用せずに判定することができるようにする。 - 特許庁

To prevent such a situation that the oscillation frequency of a voltage control oscillator becomes impossible to correct at the time of rising of a power supply or the release of a power saving mode in the pixel clock generating circuit of an image forming apparatus.例文帳に追加

画像形成装置の画素クロック発生回路において、電源の立ち上がり時やパワーセーブモード解除時に、電圧制御発振器の発振周波数を補正できなくなる事態を防ぐ。 - 特許庁

Thus, regardless of the operation clock, the frequency of the PWM signal can be changed finely continuously without stopping other processing of a DSP (digital signal processor) 56, and fine dimming control can be made.例文帳に追加

動作クロックに拘らず、ＤＳＰ56の他の処理を停止させることなくＰＷＭ信号の周波数を連続的に細かく変化させることが可能になり、きめ細かい調光制御が可能になる。 - 特許庁

When a user depresses a power KEY 01 and the power KEY 01 is closed, a signal (potential) of the power KEY 01 goes to a low level, resulting in that a counter 12 starts counting synchronously with a frequency division clock 14.例文帳に追加

電源ＫＥＹ０１がユーザから押下されることによりＯＮになると、電源ＫＥＹ０１における信号（電位）はＬｏｗになり、カウンタ１２が分周クロック１４に同期してカウントを開始する。 - 特許庁

To provide a frequency division multiplex signal receiver that can reduce a processing delay by one symbol in a de-punctured processing, decrease a speed of an operating clock and avoid clocks after the de-punctured processing from missing.例文帳に追加

デパンクチャド処理における１シンボル分の処理遅延を短縮すると共に動作クロックの速度を低減することができ、更にデパンクチャド処理以降のクロックが歯抜けとならないようにすること。 - 特許庁

On the basis of the transfer speed of image data outputted by an output interface 70 to an image processor 3 outside an image scanner 1, the frequency of a clock signal for driving a line sensor 30 is changed.例文帳に追加

出力インターフェイス７０からイメージスキャナ１の外部の画像処理装置３へ出力される画像データの転送速度に基づいてラインセンサ３０を駆動するクロック信号の周波数を変更している。 - 特許庁

The computer for a moving body has its clock frequency, communication speed, etc., set to values lower than the maximum performance of the hardware itself so that the computer normally operates even if the source voltage, etc., varies to some extent.例文帳に追加

移動体用コンピュータでは、電源電圧などがある程度変動しても正常に動作するように、クロック周波数や通信速度などがハードウエア自体の最高性能より低い値に設定されている。 - 特許庁

The clock signal for recording is not generated from a wobble signal vulnerable to noise, and required frequency for recording is calculated from address information modulated into the wobble signal and recorded.例文帳に追加

しかしウォブル信号はディスク、ピックアップの影響を受けやすく、また記録時の大光量等の影響で品質が悪くなりやすいため、記録系クロックのジッタを十分低い値に保つことが難しかった。 - 特許庁

To provide a radio wave receiver with a simple configuration capable of saving the power consumption and receiving a multi-frequency without the need for making the configuration of a reception circuit complicated and to provide a radio wave clock.例文帳に追加

受信回路構成を複雑化することなく、簡単な構成で、且つ、消費電力も節約することができる多周波受信が可能な電波受信装置及び電波時計を提供すること。 - 特許庁

To provide an A/D converter for achieving A/D conversion with high bit precision without increasing a clock frequency or a reading time; and also to provide a solid-state image sensing device, and a camera system.例文帳に追加

クロック周波数を上げるもしくは読み出し時間を増加させることなく、高ビット精度のＡＤ変換を実現することが可能なＡＤ変換装置、固体撮像素子、およびカメラシステムを提供する。 - 特許庁

To reduce generation of clock noise of high-frequency, in an input image signal and in a data signal formed based thereon, in an active-matrix driving type electro-optical apparatus such as a liquid crystal apparatus.例文帳に追加

アクティブマトリクス駆動方式の液晶装置等の電気光学装置において、入力された画像信号中やこれに基づいて生成されるデータ信号中の高周波のクロックノイズの発生を低減する。 - 特許庁

To provide a data processor which reduces influence of changes in detection performance of a clock frequency due to power source voltage, ambient temperature, and variation of manufacture etc. while suppressing increase of the layout area.例文帳に追加

レイアウト面積の増大を抑制しつつ、電源電圧、周囲温度、製造バラツキ等によるクロック周波数の検出性能の変化による影響を低減したデータ処理装置を提供する。 - 特許庁

An address counter 80 changes a clock frequency in response to the setting entered from a scanning setting section 78 to produce an address (positional information) when optical writers 40a to 40d emit scanning light.例文帳に追加

アドレスカウンタ８０は、クロックの周波数を走査設定部７８から入力される設定に応じて変更し、光書込み装置４０ａ〜４０ｄが走査光を発するアドレス（位置情報）を生成する。 - 特許庁

If it can be determined from the detected difference that a receiving status of a reception signal is excellent for just recent N reception frames (S46: Yes), processing frequency of a clock reproducer 19 is decreased (S47).例文帳に追加

直近Ｎ個の受信フレームについて検出差から受信信号の受信状態が良好と判定することができれば（Ｓ４６正）、クロック再生器１９の処理頻度を減少させる（Ｓ４７）。 - 特許庁

To operate a constitution regarding a clock display function while a signal in a radio frequency band is not oscillated by stopping the constitution regarding a transmission and reception function of a voice signal in a portable telephone set.例文帳に追加

携帯電話装置の音声信号の送受信機能に関わる構成を停止させて無線周波数帯域の信号を発振させないようにしながら、時計表示機能に関わる構成を動作させる。 - 特許庁

A term of the long period is divided by the short period, the clock frequency is regulated at each short period based on statistics of using amounts of a daytime and a night and a holiday, and hence the wasteful consumption of the power is suitably reduced.例文帳に追加

長周期の期間を短周期で分けて昼夜、休日の使用量の統計に基づいて、クロック周波数が短周期ごとに調整され、電力の無駄な消費量が適正に削減される。 - 特許庁

Since this is applicable to both of frequency division flip-flop circuits 12, 14, the start times of multiplexing clock signals can be synchronized and signals can be multiplexed as in an expected output sequence.例文帳に追加

これは、いずれの分周用フリップフロップ１２、１４において同じであるので、多重化用クロック信号の開始時期の同期をとることができ、期待した出力順序どおりに信号を多重化できる。 - 特許庁

When the engine stops, at least one of lowering of a clock frequency, shifting to a low electric power consumption mode, and lowering of applied voltage is carried out to lower the electric power consumption of a control unit.例文帳に追加

エンジンが停止すると、コントロールユニットの消費電力を低下させるべく、クロック周波数の低下，低消費電力モードへの移行，印加電圧の低下のうちの少なくとも１つを実行する。 - 特許庁

The 2nd external clock signal /CLK, on the other hand, is inputted to a 1/4 frequency divider 15 through a 2nd input buffer 14.例文帳に追加

第２の内部クロック発生回路は、第1の外部クロック信号CLKと第2の外部クロック信号/CLKの位相差を検出し、その位相差を第1の内部クロック信号CLK1に与えることにより第2の内部クロック信号/CLK1を生成する。 - 特許庁

The counters 34a to 34n count a clock signal 46 that is output from a first frequency divider 32, and output a counter output signal 48 when a counted value matches a delay count value.例文帳に追加

カウンタ３４ａ〜３４ｎは、第１分周器３２から出力されるクロック信号４６をカウントし、そのカウント値が設定された遅延カウント値と一致した場合にカウンタ出力信号４８を出力する。 - 特許庁