「clock frequency」に関連した英語例文の一覧と使い方(75ページ目) - Weblio英語例文検索

This image processing system is provided with a means for storing the license information, a means for reading the license information (S1602), and a means for setting the frequency of a clock on the basis of the read license information (S1606).例文帳に追加

ライセンス情報を格納する手段と、前記ライセンス情報を読み取る手段と、読み取ったライセンス情報に基づいてクロックの周波数を設定する手段と、を備えることを特徴とする画像処理システム。 - 特許庁

The phase locked loop circuit is provided with a voltage controlled oscillator 12, a reference clock 14, a control 20 that generates a selected signal, and a frequency divider 16 that receives either of two kinds of oscillator signals as an input signal.例文帳に追加

可変周波数発振器１２と、基準信号源１４と、選択信号を発生する制御ブロック２０と、上記二種の発振器信号の一つを入力信号として受ける周波数分割器１６とを備える。 - 特許庁

A bias current adjusting circuit 36 adjusts a reference current I_ref based on a compared result of an intrinsic switching speed of the logic circuit 32 detected by the switching speed reference circuit 84 with a reference clock frequency f_ref.例文帳に追加

バイアス電流調整回路３６は、スイッチング速度基準回路８４で検出された論理回路３２の固有スイッチング速度と基準クロック周波数ｆ_refとの比較結果に基づき、基準電流Ｉ_refを調整する。 - 特許庁

To provide an electro-optical apparatus capable of reducing occurrence of clock noise or the like of high frequency in an image signal under such conditions that image signal lines increase due to increase of the number of phase expansion, with respect to the electro-optical apparatus of an active matrix driving system.例文帳に追加

アクティブマトリクス駆動方式の電気光学装置において、相展開数の増加による画像信号線の増加という条件下で、画像信号中の高周波のクロックノイズ等の発生を低減する。 - 特許庁

To obtain a clock signal generation circuit for recording data which can quickly perform pull-in to a wobble signal into a PLL by widening a lock range of the PLL of a phase comparator without use of a highly precise frequency comparator.例文帳に追加

高精度の周波数比較器を使用せずに、位相比較器のＰＬＬロックレンジを広げて、迅速にウォブル信号へのＰＬＬ引き込みを行うことができるデータ記録用クロック信号発生回路を得る。 - 特許庁

The controlling unit can calculate a correction value indicative of a corrected reference clock frequency by comparing an increment of the counter values during a time period with an increment of the navigation system times during the time period.例文帳に追加

制御ユニットは、ある時間の間のカウンタ値の増加を、この時間の間のナビゲーションシステム時間の増加と比較することによって、補正された基準クロック周波数を表す補正値を算出することができる。 - 特許庁

A phase comparator 11a compares the phase of an input reference clock signal CKR with the phase of a signal fed back from a frequency divider 14 to output an output signal corresponding to the phase difference to a charge pump 16.例文帳に追加

位相比較器１１ａは、入力される参照クロック信号ＣＫＲと分周器１４からフィードバックされる信号との位相を比較して位相差に応じた出力信号をチャージポンプ１６に出力する。 - 特許庁

To provide a recording and reproducing device that can output normal video data even when synchronization of a frame pulse is disturbed and always keep synchronization of the outputted video data and stability of a clock frequency.例文帳に追加

フレームパルスの同期が乱れた場合でも、正常な映像データが出力されると共に、出力される映像データの同期およびクロック周波数の安定が常に保たれた記録再生装置を提供すること。 - 特許庁

To provide a digital pulse width modulating apparatus capable of improving the resolution of pulse width modulation without using a clock of a high frequency.例文帳に追加

本発明は、上記問題に鑑みてなされたものであって、高い周波数のクロックを使用することなくパルス幅変調の分解能を高めることができるデジタル方式パルス幅変調装置の提供を課題とする。 - 特許庁

To provide a video signal converting device capable of deciding the optimum frequency and phase of a sampling clock of an A/D converting means converting analog video signal into digital video signal in a short time and an LCD device using the device.例文帳に追加

アナログビデオ信号をデジタルビデオ信号に変換するＡ／Ｄ変換手段の最適なサンプリング周波数及び位相を短時間で決定することが出来るビデオ信号変換装置及びＬＣＤ装置を提供する。 - 特許庁

To provide a semiconductor device which generates a proper inner timing signal according to manufacturing variation, operating voltage variation, and temperature change so as to provide a stable performance in a designated latency and external clock frequency.例文帳に追加

指定されたレイテンシ、外部クロック周波数での動作を安定して実現するために、製造ばらつき、動作電圧ばらつき、温度変化に対応して、適切な内部タイミング信号を発生する半導体装置を提供する。 - 特許庁

To provide a power supply system lowering a clock frequency of a power supply regulation controller, when an operation amount of a processor is small, to reduce loss of the power supply regulation controller, and to prolong the life of a battery of electronic equipment.例文帳に追加

プロセッサの演算量が小さい時、電源制御コントローラのクロック周波数を下げることで、電源制御コントローラの損失を低減し、電子機器のバッテリの寿命を伸ばすことができる電源システムを提供する。 - 特許庁

To prevent a phenomenon in which colors are not attached any more when the output of a camera is shown on a monitor while maintaining a color subcarrier frequency at a constant level even when a line lock clock supplied to a camera system fluctuates.例文帳に追加

カメラシステムに供給されるラインロッククロックが変動した場合でも、カラーサブキャリア周波数を一定に保ち、カメラの出力をモニタに映し出した際に、色がつかなくなる現象を回避することを目的とする。 - 特許庁

To provide a servo amplifier which attains low electric power consumption by operating a control CPU on a latest clock frequency in which control time falls in predetermined time, and to provide a multi-axis servo system using it, and a control method.例文帳に追加

制御時間が所定時間内に入る最も遅いクロック周波数で制御ＣＰＵを動作させて低消費電力にしたサーボアンプとそれを使用した多軸サーボシステムと制御方法を提供する - 特許庁

To provide an integral A/D converter, an integral A/D conversion method, a solid-state image sensing device, and a camera system where performance tradeoff is small and which can improve resolution without increasing a clock frequency.例文帳に追加

性能のトレードオフが少なく、クロック周波数をあげずに分解能を向上させることが可能な積分型Ａ／Ｄ変換器、積分型Ａ／Ｄ変換方法、固体撮像素子、およびカメラシステムを提供する。 - 特許庁

To provide a logic circuit device capable of reducing power consumption by supplying an optimal voltage or clock to each programmable logic circuit if programmable logic circuits have different voltage and frequency operational characteristics.例文帳に追加

各プログラマブル論理回路が異なる電圧・周波数の動作特性を持つ場合に、各プログラマブル論理回路に最適な電圧・クロックを供給し、消費電力を下げることができる論理回路装置を提供する。 - 特許庁

To provide a sampling circuit that samples an input signal by using a sampling clock outputted from an oscillation means by which polyphase clocks with a prescribed phase difference, a stable frequency and less phase noise can be obtained.例文帳に追加

一定の位相差を有し、かつ周波数の安定した位相雑音の少ない多相クロックを得ることが可能な発振手段から出力されたサンプリング・クロックを用いて入力信号をサンプリングすること。 - 特許庁

By using an asynchronus logic without another required high frequency clock system, a high-speed serial synchronous processing can be parallel from the side of a slow synchronous system in the slow synchronous system to it.例文帳に追加

このように、高速直列同期処理は、必要とされる他の高周波クロックシステムなしに、非同期ロジックを使用することによってそれに対して遅い同期システムにおける遅い同期システムの面から並列にできる。 - 特許庁

A recording clock generating circuit is constituted of a means for averaging the period of the wobble signal, a timer for generating a rectangular wave of approximately the same period as the average period, and a frequency multiplication PLL for multiplying the timer output.例文帳に追加

ウォブル信号の周期平均化手段と、平均周期と略同一周期の矩形波を発生するタイマーと、タイマー出力を逓倍する周波数逓倍ＰＬＬにより記録クロック発生回路を構成した。 - 特許庁

To provide a phase locked loop, which can reduce a locking time of the phase locked loop and constantly has a short locking time, especially when a target value(a target frequency of an output clock) changes, and operation method of the same.例文帳に追加

位相固定ループのロッキングタイムを減らすことができる、特にターゲット値（出力クロックの目標周波数）が変化しても常に短いロッキングタイムを有する位相固定ループ及びその動作方法を提供する。 - 特許庁

Since the on-screen signal can be generated asynchronously with the video signal, the on-screen signal can be generated at a high operation frequency without being affected by a pixel clock of the display part 14 in the process of generation.例文帳に追加

オンスクリーン信号を映像信号とは非同期で生成できるので、生成の過程で表示部１４の画素クロックの影響を受けることがなく、高い動作周波数でオンスクリーン信号を生成できるようになる。 - 特許庁

In a camera for performing wireless communication, a communication velocity is changed in accordance with a radio communication status and further, a clock frequency of a network processing control unit that generates packet data, is changed in accordance with the changed communication velocity.例文帳に追加

無線通信を行うカメラにおいて、無線通信状況に応じて通信速度を変更し、さらに、変更した通信速度に応じてパケットデータを生成するネットワーク処理制御部のクロック周波数を変更する。 - 特許庁

To provide a digital broadcasting receiver or the like that achieves synchronization between the time information and reference clock of a base station and those of a receiver without using a voltage-control crystal oscillator (VCXO) of a variable frequency.例文帳に追加

本発明は、可変周波数の水晶発器（ＶＣＸＯ）を用いること無く、基地局と受信装置間の時間情報および基準クロックの同期を実現することができる、デジタル放送受信装置等を提供する。 - 特許庁

A nonlinear medium while generating 2nd higher harmonic light of the clock pulse light generates light corresponding to the difference frequency between the generated 2nd higher harmonic light and signal pulse light as an output.例文帳に追加

非線形媒質は、クロックパルス光の第２高調波光を発生させると同時に、発生した第２高調波光と信号パルス光の両光周波数の差周波数に相当する光を出力として発生させる。 - 特許庁

Here, the phase comparator comprises: an edge detection circuit for detecting timing where data changes; and a phase frequency comparison circuit which outputs a control signal based on the output of the edge detection circuit and the clock signal.例文帳に追加

ここで、位相比較器は、データが変化するタイミングを検出するエッジ検出回路と、エッジ検出回路の出力およびクロック信号に基づいて制御信号を出力する位相周波数比較回路とを含む。 - 特許庁

Thus, when an allowable voltage drop is the same, it becomes possible to lower the clock frequency of the charge pump type boosting circuit or to use small-sized switching elements as switching elements constituting the boosting circuit.例文帳に追加

従って、許容される電圧降下が同一であるならば、チャージポンプ式昇圧回路のクロック周波数を下げたり、該昇圧回路を構成するスイッチング素子として小型のものを用いることができるようになる。 - 特許庁

Then, the analog switch IC 438 is switched by switching signals stored in a sub substrate, and the dot clock frequency adapted to the resolution of the liquid crystal display device 36 is outputted to the VDP 80.例文帳に追加

そして、アナログスイッチＩＣ４３８の切り替えは、サブ基板に記憶された切替信号により行われて、液晶表示装置３６の解像度に適応したドットクロック周波数がＶＤＰ８０へ出力される。 - 特許庁

A high frequency transformer 43 arranged on a signal insulating part 40 transmits the clock signal from the oscillation circuit 23 to the A/D converter 30 and insulates the oscillation circuit 23 from the A/D converter 30.例文帳に追加

そして、信号絶縁部４０に設けた高周波トランス４３によって、発振回路２３からのクロック信号をＡ／Ｄ変換器３０へと伝送させるとともに、発振回路２３とＡ／Ｄ変換器３０とを絶縁する。 - 特許庁

To provide a display panel suppressing deterioration in maximum luminance in spite of increase in the number of lines of electron emission elements, widening a pulse width of a pulse driving the display panel, and lowering a clock frequency.例文帳に追加

電子放出素子の行数を増やしても最高輝度の低下を抑えることができ、また、表示パネルを駆動するパルスのパルス幅を広くしたり、クロック周波数を低くすることができる表示パネルを提供する。 - 特許庁

To provide a synchronizing circuit whose circuit scale is made small and which can operate with small power consumption and perform phase control with high accuracy without increasing the frequency of a reference clock.例文帳に追加

回路規模を小さくして、少ない消費電力で動作することができる同期回路であって、基準クロックの周波数を上げることなく精度の高い位相制御を行うことができる同期回路を提供する。 - 特許庁

A multiplication circuit 20 and a phase synchronization circuit 22 configuring a digital PLL circuit 10 adjust a count of respective digital counters to adjust an oscillated frequency and phase of a multiple clock N-OUT.例文帳に追加

デジタルＰＬＬ回路１０を構成する逓倍回路２０および位相同期回路２２は、デジタルカウンタのカウント値を調整することによって、それぞれ逓倍クロックＮ−ＯＵＴの発振周波数および位相を調整する。 - 特許庁

A CPU 31 of radio communication equipment 10 to be activated as a slave outputs a selector signal to a selector circuit 256 for lowering the frequency of a system clock SCLK while performing no operation for receiving a beacon.例文帳に追加

スレーブとして動作する無線通信装置１０の制御ＣＰＵ３１は、ビーコンを受信するための動作を行わない間、システムクロックＳＣＬＫの周波数を低くすべくセレクタ回路２５６にセレクタ信号を出力する。 - 特許庁

To speedily and accurately analyze the overall spectrums of electronic equipment with a single or plurality of clock frequency emitting sources for measures to suppress electromagnetic waves (unnecessary radiation spectrums) effectively, etc.例文帳に追加

効率的な電磁波（不要輻射スペクトル）抑制対策等のための、複数または単数のクロック周波数の発生源を有する電子機器のスペクトルの全体としての分析を迅速にかつ正確におこなうこと。 - 特許庁

To provide an electrooptical apparatus capable of reducing the occurrence of clock noises or the like of high frequency in an image signal under such conditions that image signal lines increases as the number of phase development increases, with respect to the electrooptical apparatus of an active matrix driving system.例文帳に追加

アクティブマトリクス駆動方式の電気光学装置において、相展開数の増加による画像信号線の増加という条件下で、画像信号中の高周波のクロックノイズ等の発生を低減する。 - 特許庁

To realize the reduction of power consumption and the suppression of unnecessary radiation in communication equipment by controlling the frequency of a clock in accordance of a communication speed.例文帳に追加

通信速度に応じてクロックの周波数を制御することにより、送受信回路がそれぞれ最適なクロック周波数で動作することができ、通信装置における消費電力の低減及び不要輻射の抑制を実現する。 - 特許庁

Consequently, a resolution that is N times as high as that in a conventional apparatus can be achieved so that a high performance apparatus having N times as a high resolution as the conventional one even if a clock of the same frequency as the conventional one is used.例文帳に追加

このため、従来の装置に比べてＮ倍の分解能を実現することができ、従来と同じ周波数のクロックを用いてもＮ倍高い分解能を有する高性能な装置を提供できる。 - 特許庁

To provide an excellent ultrasonograph capable of realizing the asynchronous movement by each block while reducing generation of noise, selecting the most suitable clock frequency for each block, and acquiring a high quality ultrasonic image.例文帳に追加

ノイズ発生を低減しつつ各ブロック毎の非同期動作を実現し、各ブロック毎に最適なクロック周波数が選択可能で、高品位な超音波画像を取得できる優れた超音波診断装置を提供する。 - 特許庁

To prevent reduction in processing performance even if the operation clock frequency of a macro circuit is lowered and to input the latest data into the macro circuit even if a plurality of writing requests are generated in a short time in an apparatus built-in type microcomputer having a CPU and the macro circuit connected together via an asynchronous bus.例文帳に追加

非同期バスで接続されたＣＰＵとマクロ回路を有する機器組込用マイクロコンピュータにおいて、マクロ回路の動作クロック周波数を低くしても処理性能が低下しないようにする。 - 特許庁

When the functional block is about to require an increased level of power, the associated clock is provided to drive switches of the at least one regulator overriding their normal drive signal, which has a lower frequency.例文帳に追加

機能ブロックが電力レベルの増大を要求しようとするとき、低い周波数である通常の駆動信号をオーバーライドして、関連するクロックが少なくとも１つのレギュレータのスイッチを駆動するために提供される。 - 特許庁

To provide a variable frequency generator which generates very precise variable clock frequencies for applications requiring exact longer term frequencies although a small degree of jitter may be tolerated.例文帳に追加

わずかなレベルのジッタは許容可能であるが、長い期間にわたる正確な周波数を必要としているアプリケーション用に、非常に正確な可変クロック周波数を生成する可変周波数生成器を提供する。 - 特許庁

A pulse signal 1, of which the amount of jitter is to be measured, is frequency-divided by an m-dividing circuit 13, then turned into an n-bit delay pulse by a pulse delay circuit 14, and given to an n-bit flip-flop 16 as a clock input.例文帳に追加

ジッタ量を測定すべきパルス信号１は、ｍ分周回路１３で分周された後、パルス遅延回路１４でｎビットの遅延パルスとなり、ｎビットフリップフロップ１６にクロック入力として与えられる。 - 特許庁

To solve the problem that an image forming with an exact recording position and high definition can not be performed owing to the incapability for a movement position in the direction of subscanning of being not able to follow a resonance frequency variation with a conventional image clock control technique.例文帳に追加

従来の画像クロック制御技術は、副走査方向の動作位置が共振周波数変動に対して追従できないために、記録位置が正確でかつ高品位な画像形成ができない。 - 特許庁

When a battery output is not at a low voltage ("NO" in Step S5) but at a sufficient level ("YES" in Step S7), a clock frequency is raised and a screen background image is increased in brightness to a normal brightness, and startup sound is generated after the completion of the loading.例文帳に追加

電池出力が低電圧でなく（ステップＳ５の“ＮＯ”）十分なレベルのとき（ステップＳ７の“ＹＥＳ”）、クロック周波数を高めて画面背景を普通輝度に上げ、ローディング終了後に起動音を発生する。 - 特許庁

To solve a problem of a conventional mobile communication system, where an operating clock frequency of a data processing section is reduced to decrease production of a noise from the data processing section, whose data processing cannot catch up with high-speed data processing resulting in causing disabled high-speed data communication.例文帳に追加

データ処理部からのノイズの発生を低下させるためにデータ処理部の動作クロック周波数を低下させる従来システムでは、高速データ処理をすると、データ処理が間に合わず、高速データ通信ができない。 - 特許庁

To provide a private branch of exchange that sets a disturbing radio wave of a harmonic component of a transmission clock to the outside of a range of an operating channel frequency of radio equipment so as to prevent a radio wave fault of the radio equipment with a simple configuration.例文帳に追加

伝送クロックの高調波成分の妨害電波を無線機の使用チャネル周波数の範囲外に設定し、単純な構成で無線機の電波障害を防止する構内交換機を提供する。 - 特許庁