「data phase」に関連した英語例文の一覧と使い方(48ページ目) - Weblio英語例文検索

The breaker control unit includes a waveform zero point calculation processing part which calculates the current phase based on the absolute time retained by an internal clock and waveform data and a predicated breaker operation time calculation processing part which predicts a predicted operation time.例文帳に追加

遮断器制御ユニットは、内部時計が保持する絶対時刻および、波形データに基づいて、現在位相を算出する波形零点算出処理部と、予測動作時間を予測する遮断器予測動作時間算出処理部とを備える。 - 特許庁

To provide a clock data recovery control circuit capable of more simply applying control of a frequency comparison operation and a phase comparison operation to even a high speed serial interface and including a frequency detection circuit for accurately detecting a frequency.例文帳に追加

高速なシリアルインターフェースに対しても、周波数比較動作と位相比較動作の制御をより簡単に行うクロックデータリカバリ制御回路であって、周波数検知を正確に行う周波数検知回路を備えるクロックデータリカバリ制御回路を、提供する。 - 特許庁

A control circuit 15 initiates A/D conversion processing by operating the ring delay line 2 of a pulse phase difference encoding circuit 1 and samples data obtained through a counter 3 and an encoder 6 periodically every time when a predetermined sampling time elapses.例文帳に追加

制御回路１５は、パルス位相差符号化回路１のリングディレイライン２を動作させてＡ／Ｄ変換処理を開始させ、その後所定のサンプリング時間が経過する毎に、カウンタ３及びエンコーダ６において得られるデータを周期的にサンプリングさせる。 - 特許庁

When white data used as reference in image processing are read (S31), the phase of an analog sampling clock in the A/D converter is changed for moving a sampling point in one pixel period (S34), and an output level peak value at each sampling point is confirmed(S32, S33).例文帳に追加

画像処理の際に基準となる白データの読み取り時（Ｓ３１）に、ＡＤコンバータのアナログサンプリングクロックの位相を変更して１画素期間内でサンプリングポイントを移動させ（Ｓ３４）、各サンプリングポイントにおける出力レベルピーク値を確認する。 - 特許庁

The VCO 21 is provided with two control terminals for the PLL and for modulation, and a control signal generation part 28 generates the control voltage V_tm of the VCO 21 on the basis of an input voltage V_tl to the control terminal for the PLL and phase modulation data.例文帳に追加

ＶＣＯ２１は、ＰＬＬ用と変調用の２つの制御端子を有し、制御信号生成部２８は、ＰＬＬ用制御端子への入力電圧Ｖ_tlと位相変調データとに基づいてＶＣＯ２１の制御電圧Ｖ_tmを生成する。 - 特許庁

The recording positions of the first logic subdisc and the second logic subdisc are located on the same cylinder to record a redundant data so doubled that the positions are shifted in phase by 180 centered on the rotating shaft of the discs.例文帳に追加

そして、１つのデータに対して、第１の論理サブディスクの記録位置と第２の論理サブディスクの記録位置とが、同一シリンダであってディスク回転軸を中心に１８０度位相をずらした位置となるように二重化された冗長データを記録する。 - 特許庁

The projected image in each angle phase is imaged at each imaging position Pos1, 2, 3, 4, and reconstruction calculation is performed by using the whole projected image acquired by synthesizing each imaged partial projected image, to thereby reconstruct internal structure data of the inspection object.例文帳に追加

そして、各撮像位置Ｐｏｓ１，２，３，４において各角度位相の投影像を撮像し、撮像された各部分投影像を合成し得られた全体投影像を用いて再構成計算を行い、被検査体の内部構造データを再構成する。 - 特許庁

A determination part 112 determines whether the induction heating of the material 107 is possible or impossible, and the material 107 is floated, moved, or not based on data outputted from a phase detection part 115 and a frequency detecting part 116.例文帳に追加

判断部１１２は、位相検出部１１５と、周波数検出部１１６とが出力したデータに基づいて、被加熱物１０７を誘導加熱することが可能か否かと、被加熱物１０７が浮上または移動したか否かとを判断する。 - 特許庁

By measuring the three-dimensional shape of the object to be measured OB through the sue of a phase value selected in this way, it is possible to prevent or reduce degradation of measurement accuracy of three-dimensional shape data due to reflectance changes of the object to be measured OB.例文帳に追加

このように選択した位相値を用いて測定対象物の３次元形状を測定することにより、測定対象物ＯＢの反射率の変化による３次元形状データの測定精度の悪化を防止あるいは抑制することができる。 - 特許庁

In this case, when the error rate is increased or decreased, a timer control circuit 17 changes the set values of registers 5-8 in a timer circuit 113 so as to reduce or expand a data input/output phase range, by controlling the count-up timings of counters 1-4.例文帳に追加

ここで、エラー率が増大または減少した場合に、タイマ制御回路17が、タイマ回路113内のレジスタ5〜8の設定値を変更することでカウンタ1〜4のカウントアップタイミングを調整してデータ入出力位相範囲を縮小または拡大する。 - 特許庁

Here, an output circuit OB1 has electrical characteristics equivalent to those of the output circuit OB3, so that phase difference is hardly generated between the clock signal outputted from the output terminal TOA and the data outputted from the output terminal TOC.例文帳に追加

ここで、出力回路ＯＢ１は出力回路ＯＢ３と等価な電気的特性を有しており、従って出力端子ＴＯＡから出力されるクロック信号と、出力端子ＴＯＣから出力されるデータとの位相差はほとんど生じない。 - 特許庁

A PLL circuit receives a wobble synchronizing clock to reproduce data on a disk by utilizing a wobble signal (protection wobble signal) and the disk driver executes spindle control on the basis of a correlation (phase error) between the wobble synchronous clock and a reference frequency.例文帳に追加

ＰＬＬ回路においてウォブル信号（保護ウォブル信号）を利用して再生するウォブル同期クロックを入力し、このウォブル同期クロックと基準周波数との相関関係（位相誤差）に基づいてスピンドル制御が実行されるように構成する。 - 特許庁

To provide a portable digital telephone set which can stop the power supply to circuits as many as possible within a prescribed period in which no data are transmitted and received, and when the power supply is restarted, it can supply a symbol clock signal with the same phase as that used for supplying the signal before the power supply is stopped.例文帳に追加

データの送受信を行わない所定期間内に、できる限り多くの回路に対して電源供給を停止し、その再開の際には、シンボルクロック信号を前と同じ位相で供給できるデジタル携帯電話装置を提供する。 - 特許庁

To provide a parallel signal automatic phase adjusting circuit, that is suitably used for transmitting parallel digital data between devices and can suppress increase in the size of the device, and as a result, can suppress increase in cost even in the case of building up the circuit with increased number of parallel lines.例文帳に追加

装置間においてパラレルディジタルデータを伝送する際に用いて好適な、並列信号自動位相調整回路において、並列ラインの数が増加した回路を構築する際においても、装置サイズの増大、ひいてはコスト増大を抑制する。 - 特許庁

When receiving user data from a wireless base station, an expected reception timing calculation circuit 11 of a base station controller calculates a reception expected timing on the basis of a phase difference and a maximum transmission delay value between a wireless base station and the base station controller.例文帳に追加

基地局制御装置は無線基地局からのユーザデータを受信すると、期待受信タイミング計算回路１１にて無線基地局−基地局制御装置間の位相差、最大伝送遅延量を基に受信期待タイミングを計算する。 - 特許庁

To provide an image reader having a means for accurately detecting the phase of an analog sampling clock capable of appropriately performing sampling by an A/D converter even if the amount of delay until image data are inputted to the A/D converter varies in any way.例文帳に追加

画像データがＡＤコンバータに入力されるまでの遅延量がどの様に変動してもＡＤコンバータにて最適にサンプリングが行えるアナログサンプリングクロックの位相を正確に検出する手段を備えた画像読取装置を提供すること。 - 特許庁

To provide an image transfer control adapter which is capable of easily evaluating synchronism of image data and a clock signal in an image transfer interface on the same conditions as a practical state and is also available for phase control at a side of a display device.例文帳に追加

画像転送インターフェースにおける画像データとクロック信号との同期を実用状態と同じ条件で簡単に評価できると共に、表示装置側の位相調整にも利用可能な画像転送調整アダプタを提供することを目的とする。 - 特許庁

In the signal processing circuit 10, provided with the PLL(phase- locked loop) circuit 30 that receives reproduction data resulting from digitizing a reproduced signal via the 1st equalization circuit 10, the 1st equalization circuit 10 is configured with a transverse filter 13.例文帳に追加

再生信号をデジタル化した再生データが第１の等化回路１０を介して入力されるフェーズロックドループ(PLL:Phase Locked Loop) 回路３０を備える信号処理回路１００において、上記第１の等化回路１０をトランスバーサルフィルタ１３にて構成する。 - 特許庁

The CDR circuit 79 extracts a clock signal RCLK from the imaging signal SDT input through the signal line 49a to produce a data signal RSDT synchronizing to the extracted clock signal RCLK in phase.例文帳に追加

ＣＤＲ回路７９は、信号線４９ａを介して入力される撮像信号ＳＤＴからクロック信号ＲＣＬＫを抽出するとともに、抽出したクロック信号ＲＣＬＫに位相同期したデータ信号ＲＳＤＴを生成する。 - 特許庁

A pitch shifter 27 perform pitch scaling speech corresponding to the scaling value by performing IFFT of the phase-compensated frequency components by an IFFT section 26 to generate speech data having been converted to the target tonic.例文帳に追加

ピッチシフタ２７は、位相補償が行われた周波数成分に対してＩＦＦＴ部２６がＩＦＦＴを行うことで出力する音声データに、そのスケーリング値に応じたピッチスケーリングを行い、目標とする基音に変換した音声データを生成する。 - 特許庁

When receiving signals T1, T2, an RS input phase control circuit 150 outputs data from a frame outputted from a delay circuit 110 by prescribed bytes each, reads the corresponding parity bits from the storage circuit 140, and provides an output.例文帳に追加

ＲＳ入力位相制御回路１５０は、信号Ｔ１，Ｔ２を同時受信したときは、遅延回路１１０が出力したフレームからデータを所定バイトずつ出力し、さらに対応するパリティを蓄積回路１４０から読み出して出力する。 - 特許庁

To provide a waveform generator, a signal generation apparatus therewith, a waveform generation method and a signal generation method that keep phase continuity at connection parts of a waveform pattern sequence while reducing a frequency offset of each bit data.例文帳に追加

各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit equipped with a function for adjusting the relative timing of a data signal and a clock signal arriving at a semiconductor integrated circuit for reception by temporally and arbitrarily changing the phase of the clock signal to be transmitted.例文帳に追加

送信するクロック信号の位相を時間的に任意に変えることによって、受信用半導体集積回路に到達するデータ信号とクロック信号の相対的なタイミングを調整する機能を備えた半導体集積回路を得ること。 - 特許庁

A complex multiplier 203 reads data for every symbol from the memory 201 and multiplies each of an orthogonal component and an in-phase component by a PI pattern at the time all symbols of the PI parts of a self-station among grouped PI parts are stored.例文帳に追加

群分けされたＰＩ部の内の自局のＰＩ部の全シンボルを蓄えた時点で、複素乗算器２０３は、受信データメモリ２０１からシンボル毎にデータを読み出し、直交成分と同相成分のそれぞれについてＰＩパターンとの乗算を行う。 - 特許庁

To improve accuracy of measuring a cycle of a wobble signal by shortening a necessary recovery time at the time of re-synchronizing a reproduction clock with the reproduction data of a disk recorded by a phase modulated wobble system in a PLL circuit of an information recording and reproducing device.例文帳に追加

情報記録再生装置のＰＬＬ回路において、位相変調ウォブル方式で記録されたディスクの再生データに再生クロックを再同期させるときの回復に要する時間を短かくし、ウォブル信号の周期の測定精度を向上させる。 - 特許庁

For a source of input signals of a multiplexer (8) which switches a plurality of phase signal generation circuits (7) which have different number of phases and use different excitation methods and a source of signals for switching the voltage of a reference voltage generator (6), data transmitted from an external input device (10) is used.例文帳に追加

相数、励磁方式の異なる複数の相信号発生回路（７）を切換えるマルチプレクサ（８）の入力信号元及び基準電圧発生器（６）の電圧を切換える信号元に外部入力装置（１０）から送られたデータを用いる。 - 特許庁

A data comparison part 32 of the remote control system 3 determines whether to perform the control content accepted by electronic mail according to whether or not the transmission source and content of the received electronic mail are matched with a preliminarily registered phase for authentication.例文帳に追加

リモート制御システム３のデータ比較部３２は、受信した電子メールの送信元及び内容が、前記予め登録された認証用フレーズに一致するか否かにより、前記電子メールにて受け付けた制御内容を実行するか否かを決定する。 - 特許庁

A quadruple signal period detection part 5 comprises a quarter division circuit for detecting the period of leading or trailing edges of either of two-phase pulse signals and outputting quarter division data corresponding to the 1/4 period of the pulse signal, and a quadruple period signal generation circuit for generating a quadruple period signal from the quarter division data.例文帳に追加

４逓倍信号周期検出部５は、２相のパルス信号のどちらか一方のパルス信号の立ち上がり又は立ち下がりエッジの周期を検出し、パルス信号の１／４周期に対応する４分割データを出力する４分割回路と、この４分割データから４逓倍周期信号を生成する４逓倍周期信号生成回路を備える。 - 特許庁

Data signals for video display are output from two output ends OUT1 and OUT2 and a phase difference between data signals in respective output ends is 1/2, so that a total current amount of occurring switching currents can be divided by output end and the occurrence of divided switching currents IA and IB can be temporally distributed.例文帳に追加

映像表示用のデータ信号を２つの出力端ＯＵＴ１，ＯＵＴ２から出力し、且つ各出力端におけるデータ信号の位相が１／２異なるので、発生するスイッチング電流の総電流量を出力端ごとに分割すると共に、分割されたスイッチング電流ＩＡ，ＩＢの発生を時間的に分散することができる。 - 特許庁

A feedback controller 107 composing a clock and data recovery circuit monitors a following rate of an extraction clock for a frequency and a phase variation of serial data, and performs a feedback control to an integrator 102 momently and adaptively, thereby increasing the following rate of the extraction clock and realizing an improvement of a jitter strength characteristic.例文帳に追加

クロックアンドデータリカバリ回路を構成するフィードバック制御器１０７が、シリアルデータの周波数および位相変動に対する抽出クロックの追従速度を監視し、時々刻々と適応的に積分器１０２に対して、フィードバック制御を行なうことで、抽出クロックの追従速度の向上と、ジッタ耐力特性の向上を実現する。 - 特許庁

This phase modulator, provided with a multiplier 2 that modulates a carrier with a data signal and provides an output, is provided with a frequency mixer 4 that mixes a 1st frequency signal 11 with a 2nd frequency signal 14 whose frequency differs from a frequency of a 1st frequency signal, and an output signal of the frequency mixer 4 is modulated by a data signal 12.例文帳に追加

搬送波をデータ信号で変調して出力する乗算器２を備える位相変調器に、第１の周波数信号（１１）と、第１の周波数信号の周波数とは異なる第２の周波数信号（１４）とを混合する周波数混合器４を備えており、周波数混合器４の出力信号をデータ信号（１２）で変調する。 - 特許庁

The information system including an information processing unit and a peripheral device different from the information processing unit interfaced with each other comprises a device specifying unit for specifying the peripheral device and a data obtaining unit for obtaining operation sound cancelling data having a phase characteristic for cancelling an operation sound of the peripheral device specified by the device specifying unit.例文帳に追加

情報処理装置と情報処理装置とは別体の周辺装置とがインターフェースされる情報システムにおいて、周辺装置を特定する機器特定部と、機器特定部により特定された周辺装置に対応して周辺装置の動作音を相殺する位相特性を有する動作音相殺データを取得するデータ取得部とを備えている。 - 特許庁

A VS signal which controls the beginning of writing image data in vertical direction with a laser beam is corrected to be synchronized with a BD signal which shows the beginning position of a horizontal scanning with the laser beam radiated on a photoreceptor drum, thus the phase difference between the BD signal and the VS signal is eliminated and the deviation of the position of beginning of writing image data on the continuous paper is prevented.例文帳に追加

レーザビームによる垂直方向の画像データの書き出しを制御するＶＳ信号を、感光体ドラム上に照射されたレーザビームの水平走査の開始位置を示すＢＤ信号と同期させる補正を行うことで、ＢＤ信号とＶＳ信号との位相差をなくし連続紙に対する画像データの書き出し位置のずれを防止する。 - 特許庁

The DLL circuit 100 has a first mode for controlling a phase of the internal clock in a precise manner and a second mode for operating with low power consumption, is operated in the first mode when the data input/output circuit 80 does not perform an ODT operation, and is operated in the second mode when the data input/output circuit 80 performs the ODT operation.例文帳に追加

ＤＬＬ回路１００は、内部クロックＬＣＬＫを高精度に位相制御する第１のモードと、低消費電力で動作する第２のモードとを有し、データ入出力回路８０がＯＤＴ動作を行っていない場合には第１のモードで動作し、データ入出力回路８０がＯＤＴ動作を行っている場合には第２のモードで動作する。 - 特許庁

An optical receiver 1 includes: an I branch 10a provided with a delay interferometer 11a, a balanced photo-detector 12a and a data reproduction circuit 14a; a Q branch 10b provided with a delay interferometer 11b, a balanced photo-detector 12b and a data reproduction circuit 14b; a signal processor 15; and phase adjusters 16a, 16b.例文帳に追加

光受信装置１は、遅延干渉計１１ａ、バランス型光検出器１２ａ、及びデータ再生回路１４ａが設けられたＩブランチ１０ａと、遅延干渉計１１ｂ、バランス型光検出器１２ｂ、及びデータ再生回路１４ｂが設けられたＱブランチ１０ｂと、信号処理部１５と、位相調整部１６ａ，１６ｂとを備える。 - 特許庁

A data signal is inputted to a base of the transistor 105, its signal level is adjusted so that impedance watching the impedance conversion circuit 106 from the antenna 107 is changed for mismatching and a phase-modulated second high frequency signal corresponding to the data signal is reflected from the antenna 107.例文帳に追加

トランジスタ１０５のベースにデータ信号を入力し、その信号レベルを調整してこのトランジスタのエミッタ・コレクタ間インピーダンスの変化により、アンテナ１０７からインピーダンス変換回路１０６を見たインピーダンスが変化して不整合となり、アンテナ１０７からデータ信号に対応した位相変調された第２の高周波信号が反射されるようにした。 - 特許庁

While the transmission system is perturbed, an initial set of I and Q data representing voltage and phase information of a return signal in a frequency domain from the transmission system is received and stored as a reference set (30), and a subsequent set of per frequency I and Q data is received as a current set (32).例文帳に追加

伝送系を摂動させながら、伝送系からの周波数領域における反射信号の電圧及び位相情報を表す最初のＩ及びＱデータの組を取込み、この最初のＩ及びＱデータの組を基準組として蓄積し（３０）、各周波数における後続のＩ及びＱデータの組を現在組として取込む（３２）。 - 特許庁

To provide a magnetic resonance imaging apparatus, an imaging condition setting method in the magnetic resonance imaging apparatus, and a data processing method in the magnetic resonance imaging apparatus capable of reducing the positional shift of an image due to frequency correction of an excitation pulse using a frequency offset and a phase shift which occurs at a similar frequency during readout of echo data.例文帳に追加

周波数オフセットを用いた励起パルスの周波数補正と同様に発生するエコーデータ読出し中の位相シフトに起因する画像の位置シフトを低減することが可能な磁気共鳴イメージング装置、磁気共鳴イメージング装置における撮影条件設定方法および磁気共鳴イメージング装置におけるデータ処理方法である。 - 特許庁

Ejection pulses to be supplied to individual electrodes corresponding to respective ejection nozzles are set based on a supply table set with ejection pulses having phases being supplied to individual electrodes and gradation data contained in the image data such that ejection pulses having an identical phase are not supplied to individual electrodes corresponding to adjacent pressure chambers (S103).例文帳に追加

隣接する圧力室に対応する個別電極に同じ位相の吐出パルスが供給されないように、個別電極毎に供給される位相の吐出パルスが設定された供給テーブルと、画像データに含まれる階調データとに基づいて、各吐出ノズルに対応する個別電極に供給すべき吐出パルスを設定する（Ｓ１０３）。 - 特許庁

The present invention relates to a wireless receiver for receiving signals from a wireless transmitter including a plurality of transmission antennas and transmitting data to which a first phase rotation is added for controlling a maximum delay time among the plurality of transmission antennas, and a pilot channel which is orthogonal among the plurality of transmission antennas, the wireless receiver having a receiving section for receiving the pilot channel and a demodulation section for demodulating the data.例文帳に追加

複数の送信アンテナと、複数の送信アンテナ間の最大遅延時間を制御する第１の位相回転が付加されたデータと、複数の送信アンテナ間で直交するパイロットチャネルと、を送信する無線送信機からの信号を受信する無線受信機であって、パイロットチャネルを受信する受信部と、データを復調する復調部と、を備える。 - 特許庁

This encoder 1 performs vertical-column concatenate folding arithmetic where an encoding ratio is '2/3' to inputted 2-bit input data D1 to convert it to 3-bit coded data D4 and maps it to be the transmission symbol of a 8 PSK(8-Phase Shift Keying) modulation system to output it is one encoding transmission symbol D5 of three-bits.例文帳に追加

この符号化装置１は、入力した２ビットの入力データＤ１に対して、符号化率が“２／３”の縦列連接畳み込み演算を行い、３ビットの符号化データＤ４に変換し、８ＰＳＫ（８−Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調方式の伝送シンボルにマッピングして３ビットの１つの符号化伝送シンボルＤ５として出力する。 - 特許庁

The GPS antenna parts 11-13 are provided with antenna parts 33a-33c for receiving the GPS signal, and receiver parts 34a-34c for reception-processing the GPS signals to output digital data, and a position, a speed, a time and phase information of a propagation wave of the GPS signal are output as digital data from the receiver parts 34a-34c.例文帳に追加

また、ＧＰＳ空中線部１１〜１３を、ＧＰＳ信号を受信するアンテナ部３３ａ〜３３ｃと、ＧＰＳ信号を受信・処理してディジタルデータを出力する受信機部３４ａ〜３４ｃと、を備えた構成として、受信機部３４ａ〜３４ｃからは、位置、速度、時間、及びＧＰＳ信号の搬送波の位相情報をディジタルデータとして出力させる。 - 特許庁

To provide a wide capture circuit of a digital data reproducing device, configured to improve the frequency error detecting accuracy for wide capturing with a circuit configuration suitable to the PRML signal system, to achieve high-speed frequency pull-in and phase pull-in and to reduce the seek time when reproducing digital data recorded on an optical disk medium.例文帳に追加

光ディスク媒体に記録されたデジタルデータの再生において、ＰＲＭＬ信号方式に適した回路構成で、ワイドキャプチャの周波数誤差検出精度を上げ、高速周波数引き込み、位相引き込みを可能とし、シーク時間の短縮を図り、これらの特性を考慮した回路構成のデジタルデータ再生装置のワイドキャプチャ回路を提供する。 - 特許庁

The apparatus further includes a color data modification module which modifies the color data for the at least one second print engine based on an accumulated phase error for the at least one second print engine, wherein the accumulated error is calculated based on calibration information for the at least one second print engine relative to the at least one first print engine.例文帳に追加

当該装置は、さらに、少なくとも１つの第２印刷エンジンの累積位相誤差に基づき少なくとも１つの第２印刷エンジン向けのカラーデータを修正するカラーデータ修正モジュールを有するが、この累積位相誤差は少なくとも１つの第１印刷エンジンに対する少なくとも１つの第２印刷エンジンのキャリブレーション情報に基づいて計算される。 - 特許庁

The device includes a plurality of pressure waveform measuring means provided separately along the conduit-like space; and a data processing means phase-shifting pressure waveform data obtained by the pressure waveform measuring means to a reference position along the conduit-like space to obtain a pressure waveform in the reference position from which reflected waves reflected by the opening end part are removed.例文帳に追加

該装置は、管路状空間に沿って離間して設けられた複数個の圧力波形測定手段と、圧力波形測定手段によって得られた圧力波形データを管路状空間に沿った基準位置に位相シフトさせて基準位置における、開口端部で反射した反射波を除去した圧力波形を得るデータ処理手段と、からなる。 - 特許庁