「data strobe」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The communication data is transmitted to an auxiliary control means 300 by the output operation of the latch circuits 225, 227 and 229 synchronized with a transmission strobe signal SB output according to the transmission request signal RQ.例文帳に追加

この送信要求信号ＲＱに基づき出力される送信ストローブ信号ＳＢに同期するラッチ回路２２５，２２７，２２９の出力動作により通信データを補助制御手段３００に送信する。 - 特許庁

This device is constituted so that the weight is given to each failure in a failure model based on layout data by a weighting tool 2, and that detection/non-detection of the weighted failure is evaluated on each strobe point.例文帳に追加

この発明は、重み付けツール２において、レイアウトデータに基づいて故障モデルの各故障に重み付けを行い、ストローブ・ポイント毎に重み付けされた故障の検出・未検出を評価するように構成される。 - 特許庁

A semiconductor device includes a skew detecting circuit 110 activated in the write leveling mode, and an ODT control circuit 200 for activating a terminating resistance circuit connected to a data strobe terminal 15a by using an ODT signal.例文帳に追加

ライトレベリングモード時に活性化されるスキュー検出回路１１０と、ＯＤＴ信号を用いてデータストローブ端子１５ａに接続された終端抵抗回路を活性化させるＯＤＴ制御回路２００とを備える。 - 特許庁

The data strobe signal sent from the memory among the memories 3a, 3b and 3c to be accessed is received from one of the DQS signal lines L2a, L2b, and L2c and sent to the common DQS signal line L1.例文帳に追加

また、メモリ３ａ、３ｂ、３ｃのうちのアクセス対象のメモリから送信されたデータストローブ信号をＤＱＳ信号線Ｌ２ａ、Ｌ２ｂ、Ｌ２ｃのうちの１つから受信して共通ＤＱＳ信号線Ｌ１に送信する。 - 特許庁

The white balance control apparatus discriminates whether a present pixel receives reflected light from a strobe or reflected light from external light on the basis of the result of subtraction between pixel data imaged at preliminary exposure and pixel data imaged at main exposure and obtains a proper white balance coefficient by each pixel by interpolation processing to apply proper white balance to each pixel.例文帳に追加

プリ露光時に撮像された画素データと本露光時のそれとを減算した結果から、現画素がストロボによる反射光か外光による反射光かを判定し、補間処理により画素毎に適切なホワイトバランス係数を求め、各画素に適切なホワイトバランスを施す。 - 特許庁

At the time of printing the most significant 8 bits data binarized at the binarizing section 103, a strobe generator 106 and a timing controller 107 drive the thermal head 108 with first print energy and drive the thermal head 108 with second print energy at the time of printing binarized data of least significant 2 bits.例文帳に追加

ストローブジェネレータ１０６およびタイミングコントローラ１０７は、２値化部１０３で２値化された上位の８ビットの２値化データを印画する際に第１の印加エネルギーでサーマルヘッド１０８を駆動し、下位の２ビットの２値化データを印画する際に第２の印加エネルギーでサーマルヘッド１０８を駆動する。 - 特許庁

On a reception side, it is decided that data transfer is completed when the presence of the L pulse in the odd- numbered data (a) is detected in the period H of the transfer clock (c), so the need to transfer the strobe signal can be eliminated and the transfer rate can be nearly doubled with the three signal lines.例文帳に追加

受信側では、この転送クロックｃのＨの期間中に奇数番目データａにＬパルスがあることを検出したときには、データ転送完了と判断するため、ストローブ信号の転送を不要にでき、信号線数を３本のままで転送速度を約２倍にすることができる。 - 特許庁

Similar processing in the steps S54, S55 is conducted in steps S60, S61, the image data that are weighted in response to an intensity ratio of the strobe light to a reflected external light are synthesized in step S62, and the image data are compressed in step S63 and recorded in step S64.例文帳に追加

ステップＳ６０および６１で、ステップＳ５４および５５と同様の処理がなされ、ステップＳ６２で画像データがストロボ光と外光の反射光の強度比に応じて重み付けられて合成され、ステップＳ６３で画像データが圧縮され、ステップＳ６４で記録される。 - 特許庁

The DDR SDRAM is provided with a delay circuit 42 delaying a data signal IND outputted from a memory circuit, a delay circuit 44 delaying a strobe signal INS, and latch circuits 46, 50 latching data in accordance with output of the delay circuits 42 and 44 as a test circuit.例文帳に追加

メモリ回路から出力されるデータ信号ＩＮＤを遅延させる遅延回路４２とストローブ信号ＩＮＳを遅延させる遅延回路４４とを設け、遅延回路４２および４４の出力に応じてデータをラッチするラッチ回路４６，５０をテスト回路としてＤＤＲ ＳＤＲＡＭ内部に設ける。 - 特許庁

The data input/ output terminal leads 12B are connected to the data input/output terminal DQ and data input/output strobe signal terminal DQS, and arranged along the first side of the chip, so the lead terminals 12B for data input/output terminals are arranged along the first side in a line related to a device after sealed up with a plastic mold, etc.例文帳に追加

これらのデータ入出力端子用リード群１２Ｂは、データ入出力端子ＤＱとデータ入出力ストローブ信号端子ＤＱＳに接続され、チップの第１の辺に沿って配置されるので、プラスチックモールド等により封止された後のデバイスにおいて、上記第１の辺に沿って一列にデータ入出力端子群用のリード端子群１２Ｂが配置される。 - 特許庁

A repeater 150 receives internal clocks CLK_-PF, CLK_-NF (the following: internal clock) provided from a DLL circuit 100 in spite of data read-out operation, and outputs DLL clocks CLK_-P, CLK_-N (the following: DLLclock) to a data output circuit 200 and a data strobe signal output circuit 300 in accordance with an internal signal DLLENCLK.例文帳に追加

リピータ１５０は、データ読出動作に拘わらずＤＬＬ回路１００から配信される内部クロックＣＬＫ＿ＰＦ，ＣＬＫ＿ＮＦ（以下、単に内部クロック）を受け、内部信号ＤＬＬＥＮＣＬＫに応じて、データ読出動作時のみデータ出力回路２００およびデータストローブ信号出力回路３００にＤＬＬクロックＣＬＫ＿Ｐ，ＣＬＫ＿Ｎ（以下、単にＤＬＬクロック）を出力する。 - 特許庁

To perform image processing to generate image data providing a more suitable impression by taking into account information associated with a strobe light at photographing and image data generating conditions with respect to image data subjected to image processing generated from a photographing apparatus or an image reader or the like.例文帳に追加

本発明の課題は、撮影装置や画像読取装置等により画像処理が施されて生成された画像データに対して、撮影時のストロボ光に関する情報及び当該画像データの生成条件を配慮して、より好適な印象を与える画像データを生成するように画像処理を行うことができるようにすることである。 - 特許庁

A data strobe signal controller 2 is connected to a storage controller 1 by a common DQS signal line L1 and also connected to memories 3a, 3b, and 3c by DQS signal lines L2a, L2b, and L2c individually.例文帳に追加

データストローブ信号制御装置２は、記憶制御装置１と共通ＤＱＳ信号線Ｌ１によって接続され、また、メモリ３ａ、３ｂ、３ｃのそれぞれとＤＱＳ信号線Ｌ２ａ、Ｌ２ｂ、Ｌ２ｃによって別々に接続される。 - 特許庁

Data of a shift register is rewritten a plurality of times during a single strobe pulse and the heat generation timing of the dot to be interpolated is delayed or shortened thus controlling the print area of the dot to be interpolated and interpolating the level difference between the dots.例文帳に追加

１ストローブパルスの間にシフトレジスタのデータを複数回書換え、補間対象ドットの発熱タイミングを遅延または短縮することにより、補間対象ドットの印刷面積を制御してドット間の段差を補間する。 - 特許庁

Moreover, means 45 to 47 which reduce exciting energy using this signal TRDET generate a strobe signal STRB which shortens an H-level period when the magnetization inversion of the data is present and makes the period a normal H-level period when it is not present.例文帳に追加

この信号ＴＲＤＥＴを用いて、励磁エネルギーを低減する手段４５〜４７は、データの磁化反転があればＨレベル期間を短縮し、無ければ通常のＨレベル期間とするストローブ信号ＳＴＲＢを生成する。 - 特許庁

An ECU (communication apparatus) having transmission right acquires a reservation for the next transmission right by transmitting a dominant value to a strobe bus as a reservation signal at a field end after the end of a data field when continuously transmitting a communication frame (a).例文帳に追加

送信権を持つＥＣＵ（通信装置）は、通信フレームを連続送信する場合、データフィールド終了後のフィールドエンドにおいて、予約信号としてストローブバスにドミナント値を送信することで、次回の送信権を予約取得する（ａ）。 - 特許庁

An input/output is selected through a strobe line 1S1 among a personal computer 11, a master 12, and a slave 13, and the transfer of an error confirmation result from the slave 13, and the switching instruction of a data transferring device from the master 12 is performed through an instruction line 1P.例文帳に追加

パソコン１１、マスター１２、スレーブ１３は、ストローブ線１Ｓ１で入出力が選択され、指示線１Ｐがスレーブ１３からのエラー確認結果の転送とマスター１２からのデータ転送装置の切り替え指示を行なう。 - 特許庁

The source charge share is performed during the period when the logic level of a latch strobe signal LS for concurrently transferring the data for one line component captured into a sampling circuit 32 of a source driver 300 to a latch circuit 33 remains at a high level.例文帳に追加

ソースドライバ３００のサンプリング回路３２に取り込まれた１行分のデータを一斉にラッチ回路３３に転送するためのラッチストローブ信号ＬＳの論理レベルがハイレベルになっている期間中にソースチャージシェアが行われる。 - 特許庁

Next, a strobe signal STB_s is generated by a first AND circuit 74 and a second AND circuit 76 based on print data SIN0(1), SIN1(1) and SIN2(1) which are not allocated in the selection of the wave-form signal FIRE1 to FIRE6.例文帳に追加

波形信号ＦＩＲＥ１〜ＦＩＲＥ６の選択に割り当てられていない印字データＳＩＮ０（１）、ＳＩＮ１（１）、ＳＩＮ２（１）に基づいて、第１アンド回路７４、第２アンド回路７６にてストローブ信号ＳＴＢ＿ｓを生成する。 - 特許庁

To provide a semiconductor element enhancing the reliability of data transmission in a semiconductor element operating at a high-speed and enhancing the reliability of data that may be distorted in input and output processes, by outputting a data strobe signal for data output in response to a read command, as well as data for cyclic redundancy check CRC through a pad outputting an error detection code EDC according to an operation mode.例文帳に追加

高速で動作する半導体素子において、データ伝達の信頼性を高め、動作モードに応じて誤り検出符号ＥＤＣを出力するパッドを介して巡回冗長検査ＣＲＣ用データだけでなく、読み出し命令に対応して出力されるデータのためのデータストローブ信号を出力することにより、入出力の過程で歪み得るデータの信頼性を高めることができるようにする半導体素子を提供すること。 - 特許庁

In synchronism with the timing signal of each mode, a control signal output section 44 controls the LED head 28 not to perform area halftoning in high speed mode and to write data of N lines using continuous strobe signals only once although write strobe signal is required N times in high resolution mode thus realizing high speed processing.例文帳に追加

このモード別のタイミング信号に同期して高速モードの場合は、制御信号出力部４４が高解像度モードにおいて行う面積階調の処理を行わないように制御し、更に、高解像度モードではＮ回必要な書き込み用のストローブ信号を、連続した１回のストローブ信号でＮライン分の書き込みデータを書き込むようにＬＥＤヘッド２８を制御することにより処理を高速化する。 - 特許庁

The slave device measures the pulse width of the strobe signal STB, detects whether the slave address according to the pulse width and its own slave address accord, and decides the data of a prescribed number of bits taken in by a serial data signal SDATA and a synchronous clock signal SCK when according.例文帳に追加

スレーブ装置では、ストローブ信号ＳＴＢのパルス幅を測定するとともに、そのパルス幅に応じたスレーブアドレスと自身のスレーブアドレスとが一致するか否かを検知し、一致する時に、シリアルデータ信号ＳＤＡＴＡおよび同期クロック信号ＳＣＫによって取り込んだ所定ビット数のデータを確定する。 - 特許庁

A correction factor calculation means 5 corrects the correction factors r0, g0, b0 based on the correction factor k0 to obtain final correction factors r, g, b and a correction means 6 corrects the 2nd image data 82 denoting an image without strobe by using the correction factors r, g, b to obtain processed image data S2'.例文帳に追加

補正係数算出手段５において補正率ｋ０によりプレ補正係数ｒ０，ｇ０，ｂ０を補正して最終的な補正係数ｒ，ｇ，ｂを求め、この補正係数ｒ，ｇ，ｂにより補正手段６においてストロボ無し画像を表す第２の画像データＳ２を補正して処理済み画像データＳ２′を得る。 - 特許庁

A control circuit 14 inputs a read request signal Read_RQ relating to data read of a memory and a burst length information signal BL relating to read request and controls a pull-up circuit 11 so as to pull up a data strobe signal DQS when the read request Read_RQ becomes active.例文帳に追加

制御回路１４は、メモリのデータリードに係るリード要求信号Ｒｅａｄ＿ＲＱとリード要求に係るバースト長情報信号ＢＬとを入力し、リード要求信号Ｒｅａｄ＿ＲＱがアクティブとなった場合にデータストローブ信号ＤＱＳをプルアップするようにプルアップ回路１１を制御する。 - 特許庁

A head driving part receives the printing data of the virtual physical block included in the virtual logical block K1 and forms patterns of strobe signals according to a combination pattern of the virtual physical blocks at each combination pattern of the virtual physical blocks, and actuates a heating element.例文帳に追加

ヘッド駆動部は、仮想論理ブロックＫ１内に含まれる仮想物理ブロックの印字データを受信し、仮想物理ブロックの組み合わせパターンごとに、該仮想物理ブロックの組み合わせパターンに応じたストローブ信号のパターンを生成し、発熱素子を駆動する。 - 特許庁

Since a latch type circuit can be used in place of a level conversion circuit, jitters caused when applying level conversion to the strobe signal are not produced and data can be received with a very small jitter quantity which is independent of the amplitude of the input signal.例文帳に追加

よって、レベル変換回路の代わりにラッチ型回路を使用することができるので、ストローブ信号をレベル変換する際に生じるジッタがなくなり、入力信号の振幅に依存しない非常に小さなジッタ量でデータを取込むことが可能になる。 - 特許庁

A photographing condition selection part 20 selects a performable photographing condition for preventing the red-eye phenomenon in actually photographing the object person prescribed by the person prescribing part 16 with strobe light by the camera 12 based on the reference data in the memory 14.例文帳に追加

撮影条件選択部２０は、人物特定部１６により特定された対象人物をカメラ１２により実際にストロボ撮影する際の、赤目防止のための実行撮影条件を、メモリ１４内の参照データに基づいて選択する。 - 特許庁

A memory interface circuit includes a system clock synchronizing circuit 19 and a delay detection circuit 18 positioned in front of the system clock synchronizing circuit 19 for detecting a transmission delay from a clock supply buffer 23 to a data strobe buffer 16-1.例文帳に追加

システムクロック同期化回路（１９）と、システムクロック同期化回路（１９）の前段に配置され、クロック供給バッファ（２３）からデータストローブバッファ（１６−１）までの伝達遅延を検出する遅延検出回路（１８）とを具備するメモリインターフェース回路を構成する。 - 特許庁

To eliminate a limitation on the clock frequency caused by the strobe signal delay variation due to voltage and/or temperature (PVT) variations so that data signals is driven with sufficiently high reliability and latched in appropriate timing by a memory controller.例文帳に追加

電圧および／または温度（ＰＶＴ）の変動によるストローブ信号の遅延の変化に起因して生じるクロック周波数の制限をなくし、メモリ・コントローラがデータ信号を十分に高い信頼性で駆動し適切なタイミングでラッチできるようにする。 - 特許庁

Print data DATA in one line are serially sequentially transferred to a shift register based on a clock signal CLK, and converted into parallel data, and outputted through a latch circuit to a gate circuit based on a latch signal LATCH, and the logical product of this signal and a strobe signal STB is calculated, and the heating resistor of a thermal head is driven based on the calculated logical product signal.例文帳に追加

１ラインの印刷データＤＡＴＡがクロック信号ＣＬＫに基づいてシリアルに順次シフトレジスタに転送され、そこでパラレルに変換され、ラッチ信号ＬＡＴＣＨによってラッチ回路を介してゲート回路に出力されてストローブ信号ＳＴＢとの論理積が演算され、得られる論理積信号に基づいてサーマルヘッドの発熱抵抗体が駆動される。 - 特許庁

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.例文帳に追加

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁

The data signal Data1 and the strobe signal Stb1 are latched by the flip-flops 26 and 27 in response to the rising edge of a clock signal CLK1a and outputted to driver circuits 28 and 29 after the jitter component generated through the level shift circuits 23 and 24 is removed.例文帳に追加

データ信号Ｄａｔａ１，ストローブ信号Ｓｔｂ１は、フリップフロップ２６，２７によって、クロック信号ＣＬＫ１ａの立ち上がりエッジに応答してラッチされ、レベルシフト回路２３，２４までに発生したジッタ成分が除去されてドライバ回路２８，２９に出力される。 - 特許庁

While the selector 11 selects the data strobe signal DQS, the selector 11, a replica circuit 57, and the phase comparator 58 are operated as a phase lead-lag signal generating circuit, and output a phase lead-lag signal indicating slippage of timing to an external output terminal 12.例文帳に追加

セレクタ１１がデータストローブ信号ＤＱＳを選択している間、セレクタ１１と、レプリカ回路５７及び位相比較回路５８は、位相進み遅れ信号生成回路として動作し、タイミングずれを表す位相進み遅れ信号を外部出力端子１２へ出力する。 - 特許庁

The data signal Data1 and the strobe signal Stb1 are latched by the flip-flop 26, 27 in response to a rising edge of a clock signal CLK1a to reduce a jitter generated by every part up to the level shift circuit 23, 24 and outputted to a driver circuit 28, 29.例文帳に追加

データ信号Ｄａｔａ１，ストローブ信号Ｓｔｂ１は、フリップフロップ２６，２７によって、クロック信号ＣＬＫ１ａの立ち上がりエッジに応答してラッチされ、レベルシフト回路２３，２４までに発生したジッタ成分が除去されてドライバ回路２８，２９に出力される。 - 特許庁

To disclose a technology for amplifying the sensing voltage level of cell data by utilizing a CMOS threshold voltage reference especially in a main bit line and deciding the cell data at the time of application of a reference timing strobe on a basis of a time axis, regarding a nonvolatile ferroelectric memory device having a timing reference control function and a method for controlling the same.例文帳に追加

本発明はタイミングレファレンス制御機能を有する不揮発性強誘電体メモリ装置及びその制御方法に関し、特にメインビットラインにおいてＣＭＯＳしきい値電圧レファレンスを利用してセルデータのセンシング電圧レベルを増幅し、時間軸を基準にレファレンスタイミングストローブの印加時点でセルデータを判定することができるようにする技術を開示する。 - 特許庁

A wiring length from the output holding circuits 108 to the data output terminals 105, and a wiring length from the output delay circuits 112 to the signal output terminals 106 are the same, so that delays in digital data transmitted from the output holding circuits 108 to the data output terminals 105 and in an output strobe signal transmitted from the output delay circuits 112 to the signal output terminals 106 can be the same.例文帳に追加

従って、出力保持回路１０８からデータ出力端子１０５までの配線長と出力遅延回路１１２から信号出力端子１０６までの配線長とを同等とし、出力保持回路１０８からデータ出力端子１０５まで伝送されるデジタルデータと出力遅延回路１１２から信号出力端子１０６まで伝送される出力ストローブ信号との遅延を同等とすることができる。 - 特許庁

When a shutter button 19 is half-depressed and the imaging apparatus decides that the lightness of the object is a low illuminance on the basis of photometry data, each of settings such as permission of emission of AF auxiliary light by a near infrared ray LED 16, inhibition of a shutter tone, inhibition of emission of strobe light, and a gain increase in an AGC 60 is executed.例文帳に追加

シャッタボタン１９を半押しすると、測光データから被写体の明るさが低照度であると判定されると、近赤外ＬＥＤ１６によるＡＦ補助光の発光許可，シャッタ音の禁止，ストロボ光の発光禁止，ＡＧＣ６０のゲインアップの各設定が行われる。 - 特許庁

In accordance with the phase shift amount determined by a phase shift amount determination unit 14 on the basis of output from the initial value setting unit 12 or the correction unit 13, a delay unit 15 delays the source gate signal and outputs a gate signal for gating the data strobe signal DQS.例文帳に追加

初期値設定部１２または補正部１３からの出力にもとづいて移相量決定部１４が決定した移相量に合わせて、遅延部１５が、原ゲート信号を遅延させて、データストローブ信号ＤＱＳをゲーティングするためのゲート信号を出力する。 - 特許庁

Switches (113-116) for changing transmission paths of data signals (Sdw and Sdr) and strobe signals (Ssw and Ssr) and delay adjusting circuits (110-112) for adjusting delay time of the signal transferred through each path are provided in a system LSI chip (100a).例文帳に追加

システムＬＳＩチップ（１００ａ）内にデータ信号（Ｓｄｗ、Ｓｄｒ）およびストローブ信号（Ｓｓｗ、Ｓｓｒ）の送信経路を変更するスイッチ（１１３〜１１６）と、各経路を転送される信号の遅延時間を調整する遅延調整回路（１１０〜１１２）が設けられている。 - 特許庁

A semiconductor device comprises: a plurality of data input/output terminals DQ0 to DQn and a strobe terminal DQS which are electrically connected in common by a test probe 6a; a command address terminal CA connected to the test probe 6b; and an output control circuit 31 for performing selection of data output circuits 10 to 1n on the basis of a signal input to the command address terminal CA.例文帳に追加

試験プローブ６ａによって電気的に共通接続される複数のデータ入出力端子ＤＱ０〜ＤＱｎ及びストローブ端子ＤＱＳと、試験プローブ６ｂに接続されるコマンドアドレス端子ＣＡと、コマンドアドレス端子ＣＡに入力される信号に基づいて、データ出力回路１０〜１ｎの選択動作を行う出力制御回路３１と、を備える。 - 特許庁

An imaging apparatus comprises an LD drive section for latching each pixel by a data latch signal, i.e., latching pixel data for each LED, and driving a corresponding LED in synchronism with a strobe signal STB wherein image quality is enhanced through smoothing by varying the emission start timing at the LD drive section while keeping a constant emission time (constant emission duty ratio) among respective LEDs.例文帳に追加

画像形成装置のＬＤ駆動部は、データラッチ信号で画素毎、すなわち、ＬＥＤ毎に画素データをラッチし、ストローブ信号ＳＴＢに同期して対応するＬＥＤを駆動させるが、ＬＤ駆動部で、各ＬＥＤの発光時間を一定にした状態（発光デューティ比を一定にした状態）で、発光開始時期を、変化させることで、スムージング処理の画質を向上させている。 - 特許庁

When pre-charge interrupt is inputted in half way of CAS access, interrupt is not applied to a column selection signal or data of a data bus line locally, but interrupt is applied to a pre-decoder strobe signal by minimizing master clock latch by buffers 10, 20, 40 and a delay time to interrupt internal instruction-enable.例文帳に追加

カス（ＣＡＳ）アクセス途中にプリチャージインタラプトが入力されたとき、これをローカル（ｌｏｃａｌ）にカラム選択信号（ｃｏｌｕｍｎｓｅｌｅｃｔｉｏｎ ｓｉｇｎａｌ）、又はデータバスラインのデータにインタラプトを掛けることではなく、バッファ１０、２０、４０でマスタークロックラッチ（ｍａｓｔｅｒ ｃｌｏｃｋ ｌａｔｃｈ）と、インタラプト内部命令イネーブルまでのディレイ時間を最少化してプリデコーダストローブ信号にインタラプトを掛ける。 - 特許庁

Resolution (e.g. 200×100 dpi) of image data being printed is converted into a high resolution (e.g. 200×400 dpi) for printing, period of a horizontal sync signal is reduced depending on the reduction rate (e.g. 90%), pulse width of a strobe signal is also reduced depending on the reduction rate, and the exposure time is shortened.例文帳に追加

印字すべき画像データの解像度（例：２００×１００ｄｐｉ）をプリント用の高解像度（例：２００×４００ｄｐｉ）に解像度変換し、縮小率（例：９０％）に応じて、水平同期信号の周期を小さくするとともに、ストローブ信号のパルス幅を縮小率に応じて小さく、露光時間を短くする。 - 特許庁

When a specific pattern detecting means 113 detects a specific pattern contained in a modulated code from a bit string inputted via the transmission path 104, a modulation code recognizing means 117 generates a demodulated data strobe signal 119 with a phase of the modulated code containing the specific pattern as reference.例文帳に追加

特定パターン検出手段１１３により伝送路１０４を経て入力されたビット列から変調コードに含まれる特定パターンが検出されると、変調コード認識手段１１７はその特定パターンを含む変調コードの位相を基準にして復調データストローブ信号１１９を生成する。 - 特許庁

When the selection signal CL1 is a first logic level, the clock selection circuit 210 selects the clock signal CLK and outputs it as a first clock signal SCLK, when the selection signal CL1 is a second logic level, the circuit 210 selects a data strobe signal DQS and outputs it as a second clock signal SCLK.例文帳に追加

クロック選択回路２１０は、選択信号ＣＬ１が第１ロジックレベルである場合には、クロック信号ＣＬＫを選択して第１クロック信号ＳＣＬＫとして出力し、選択信号ＣＬ１が第２ロジックレベルである場合、データストローブ信号ＤＱＳを選択して第２クロック信号ＳＣＬＫとして出力する。 - 特許庁