「data-bit」に関連した英語例文の一覧と使い方(52ページ目) - Weblio英語例文検索

A channel bit string that is an RLL code converted from data, in which information bits including a special bit are inserted at fixed intervals, according to a modulation table having a variable length conversion rule is input to a data demodulator 1.例文帳に追加

データ復調装置１に対しては、特殊ビットを含む情報ビットが一定の間隔で挿入されたデータを、可変長変換規則を有する変調テーブルに従って変換したRLL符号であるチャネルビット列が入力される。 - 特許庁

Data of which the kind and bit capacity are different respectively are stored in the first and the second memory cell blocks 21, 22, and the first and the second memory cell blocks 21, 22 each have different memory capacity in accordance with bit capacity of stored data.例文帳に追加

第１及び第２のメモリセルブロック２１，２２には、種別とビット容量とがそれぞれ異なるデータが記憶され、第１及び第２のメモリセルブロック２１，２２は、記憶されるデータのビット容量に応じてメモリ容量が異なっている。 - 特許庁

The adder 11 reads and adds digital image signals, in a bit-by-bit manner, from LSB sides of the data storage units 152 in the column A/D circuits 150 of the neighboring two columns and stores them in an MSB side of the data storage unit 152 in one of the columns.例文帳に追加

加算器１１は、隣接する２列のカラムＡ／Ｄ回路１５０のデータ記憶部１５２のＬＳＢ側から１ビットずつデジタル画像信号を読み出して加算し、片方の列のＭＳＢ側のデータ記憶部１５２に記憶させる。 - 特許庁

To secure a sufficient data holding time by shortening a period in which a bit line BL and a reference bit line ZBL are kept at a L level in a semiconductor memory provided with a memory cell storing data.例文帳に追加

本発明はデータを記憶するメモリセルを備える半導体記憶装置に関し、ビット線ＢＬやリファレンスビット線ＺＢＬがＬレベルに維持される期間を短縮することで十分なデータ保持時間を確保することを目的とする。 - 特許庁

To provide a printer which prevents a incorrect printing without delaying the transfer of bit map data to a printer engine so much even when a paper transfer direction is rotated by 90° from mapping of the bit map data to a bitmap RAM.例文帳に追加

紙搬送方向がビットマップデータのビットマップＲＡＭへのマッピングとは９０°回転していても、ビットマップデータのプリンタエンジンへの転送がさほど遅くならず、印字不正を起こしにくい印刷装置を提供することを目的とする。 - 特許庁

A program data latch circuit PDL supplies either of a write-in bit line potential VS corresponding to multi value data to be written in accordance with a level of a node NN3 and a write blocking potential to a bit line BL in write operation.例文帳に追加

プログラムデータラッチ回路ＰＤＬは、書込動作において、ノードＮＮ３のレベルに応じて、書込まれるべき多値データに対応する書込ビット線電位ＶＳと書込阻止電位とのいずれか一方を、ビット線ＢＬに供給する。 - 特許庁

The data source outputs a plurality of bits to be stored in the first storage element, and the first element receives a first bit from the data source, and also clocks the first bit into the second buffering element.例文帳に追加

上記データソースは、第１の記憶素子に格納する複数のビットを出力し、上記第１のエレメントは上記データソースから第１のビットを受け取り、さらに、第１のビットの計時も行って第２のバッファ用エレメントの中へ入れる。 - 特許庁

When inputting of bit stream data to the digital input terminal 19 is started (this start time is assumed to be t1), the bit stream data is decoded by a decoder 21, an audio reproduction mode is detected, switching to the audio reproduction mode is performed.例文帳に追加

ビットストリームデータがディジタル入力端子19へ入力開始さると（この開始時刻をｔ１とする。）、そのビットストリームデータは、デコーダ21により復号されて、オーディオ再生モードが検出され、そのオーディオ再生モードへの切替が行われる。 - 特許庁

To obtain a method for providing measurements on a bit-rate provided to scheduled data having a guaranteed bit-rate and being transmitted on at least one individual uplink data channel by at least user equipment via a C-RNC.例文帳に追加

ユーザ機器によりＣ−ＲＮＣを介して少なくとも一つの個別アップリンクデータチャネルで送信されるスケジュールデータであって保証ビットレートを有するスケジュールデータに提供されるビットレートの測定を行う方法を提供する。 - 特許庁

When retrieving the alternative area and deciding that the bit error information exists (step S102/Yes) when reading the data from the storage area (step S101), the data are corrected based on the bit error information (step S104).例文帳に追加

次に前記記憶領域からデータを読み込んだ際（ステップＳ１０１）、前記代替領域を検索して前記ビットエラー情報があると判断する場合に（ステップＳ１０２／ある）前記ビットエラー情報に基づきデータを修正する（ステップＳ１０４）。 - 特許庁

This device generates a sampling clock of a small fraction of cycle of the symbol clock of the modulation signal received by radio, samples prescribed bit data from the modulation signal with the sampling clock cycle and establishes frame synchronization in accordance with the bit data.例文帳に追加

無線受信する変調信号のシンボルクロックの数分の一の周期のサンプリングクロックを生成し、このサンプリングクロックの周期で変調信号から所定のビットデータをサンプリングし、このビットデータに対応してフレーム同期を確立する。 - 特許庁

A control method of the SRAM by which data is written in an antiparallel storage circuit of an SRAM memory cell via a true bit line (BLT) and a complementary bit line (BLC) or data is read from it and a SRAM cell are provided.例文帳に追加

真ビットライン（ＢＬＴ）および相補ビットライン（ＢＬＣ）を介して、ＳＲＡＭメモリセルのアンチパラレル記憶回路にデータを書き込み、またはそれからデータを読み出すＳＲＡＭの制御方法およびＳＲＡＭセルが提供される。 - 特許庁

A DTX(Discontinuous Transmission) bit insertion section 104 inserts DTX bits to fill in a bit number of a difference to the TrCH data when the number of the TrCH data after coding processing has the difference, that is, is less than a predetermined maximum value.例文帳に追加

ＤＴＸビット挿入部１０４で、符号化処理後のＴｒＣＨデータのビット数が予め定められた最大値に満たない場合に、その差分のビット数を埋めるためのＤＴＸビットをＴｒＣＨデータに挿入する。 - 特許庁

The plotting commands 601 and 603 to be transferred as the PDL command are converted into PDL commands 608 and 609, and the colors of the plotting commands are converted into prescribed which can be discriminated from the bit map data, and bit map data 607 are obtained.例文帳に追加

ＰＤＬコマンドで転送する描画コマンド６０１、６０３は、ＰＤＬコマンド６０８、６０９に変換すると共に、その描画コマンドの色をビットマップデータと識別可能な所定の色に変換してビットマップデータ６０７とする。 - 特許庁

When programming data to the 1st memory component, program data is given to the 1st memory component through the even number bit line BLe, and a potential suppressing a program is given to the 2nd memory component through the cell source line CELSRC in a state suspending the odd-number bit line BLo.例文帳に追加

データを第１メモリ素子にプログラムする時、奇数ビット線BLoを浮遊とした状態で、プログラムデータを、偶数ビット線BLeを介して第１メモリ素子に与え、プログラムを抑制する電位を、セルソース線CELSRCを介して第２メモリ素子に与える。 - 特許庁

The semiconductor storage device is provided with a differential amplification type sense amplifier 11 connected with a bit line BL and a data transmission circuit including a column selection switch 12 for switching and controlling connection/disconnection between the bit line BL and a data line DL.例文帳に追加

半導体記憶装置は、ビット線ＢＬと接続された差動増幅型センスアンプ１１と、ビット線ＢＬとデータ線ＤＬとの接続・非接続を切替制御するカラム選択スイッチ１２を含むデータ伝送回路とを備えている。 - 特許庁

An FIFO buffer 12C is constituted by using respectively independent four RAM modules 12C1, 12C2, 12C3, and 12C4 of an 8-bit width to a data bus of a 32-bit width, and the bus width is converted via a data bus selector.例文帳に追加

３２ビット幅のデータバスに対し、８ビット幅のそれぞれ独立した４つのＲＡＭモジュール１２Ｃ１、１２Ｃ２、１２Ｃ３、１２Ｃ４を用いてＦＩＦＯバッファ１２Ｃを構成し、データバスセレクタを介してバス幅変換を実現する。 - 特許庁

When the data read terminal of the memory cell MS1 and the bit line BL are conducted, a potential difference between the cell selecting terminal connected to the high-level word line WL and the data read terminal connected to the bit line BL to be increased is decreased.例文帳に追加

メモリセルＭＳ１のデータ読み出し端子とビット線ＢＬとが導通すると、ハイレベルのワード線ＷＬに接続されたセル選択端子と、上昇するビット線ＢＬに接続されたデータ読み出し端子の電位差が減少する。 - 特許庁

A parallel-to-serial conversion circuit 37 to the output circuit 28A_1 converts image data PD into serial image data SD in 2-bit width synchronously with a clock BCLK (frequency: 54 MHz) from a bit clock generating circuit 35 and provides an output.例文帳に追加

出力回路２８Ａ_1では、並直列変換回路３７は、ビット・クロック生成回路３５からのクロックＢＣＬＫ（周波数：５４ＭＨｚ）と同期して画像データＰＤを２ビット幅の画像データＳＤに直列に変換して出力する。 - 特許庁

When acquired device information includes an item relating to a label function, a digital camera 500 expands image data to be written to display parts (label) 3 and 4 in bit maps, issues a label write command, and transmits all the bit map data.例文帳に追加

デジタルカメラ５００は、取得したデバイス情報の中にラベル機能に関する項目があるときは、表示部（ラベル）３，４に書き込む画像データをビットマップに展開し、ラベル書き込みコマンドを発行し、ビットマップデータを全て送信する。 - 特許庁

It is decided by an address input enable-signal/ADe inputted from a independent pin and a data input/output enable-signal/DQe whether the multi-function pin is used for the address bit input or the data bit input/output.例文帳に追加

多機能ピンをアドレス入力およびデータ入出力のいずれに使用するかは、独立したピンより入力されるアドレス入力イネーブル信号／ＡＤｅおよびデータ入出力イネーブル信号／ＤＱｅによって決定される。 - 特許庁

The inserting section 33 inserts the DSV control bit decided by means of the deciding section 31 into the input data row supplied from the delaying section 32 at a prescribed position and supplies the data row containing the inserted DSV control bit to a modulating section 34.例文帳に追加

決定DSV制御ビット挿入部３３は、遅延手段から供給された入力データ列の所定の位置に、DSV制御ビット決定部３１により決定されたDSV制御ビットを挿入し、変調部３４に供給する。 - 特許庁

The advantage of bit stuffing is that only a bit (not a byte) is inserted in the data stream, and that only when the content of the data stream fails to provide a timing signal to the receiver. 例文帳に追加

ビットスタッフィングの利点は次のようなものである.すなわち, (バイトでなく)ビットのみがデータストリーム中に挿入され, また, データストリームの内容がタイミング信号を受信側に与え損なった場合にのみそれが行われる, ということである. - コンピューター用語辞典

A rate control part 110 finds the sending-out bit rates of raw materials whose transmission times overlap from a specific calculation expression and a data multiplexing part 111 multiplexes the raw material data read out at the calculated sending-out bit rates with a transport stream.例文帳に追加

レート制御部１１０は、送出時間の重なる素材データの送出ビットレートを所定の計算式で求め、データ多重化部１１１は計算された送出ビットレートで読み出された素材データをトランスポートストリームに多重化する。 - 特許庁

In data writing, data write currents ±Iw to be supplied to a bit line pair BLP are supplied as reciprocating currents flowing in different directions in bit lines BL and /BL, respectively in a selected memory cell column.例文帳に追加

データ書込時において、ビット線対ＢＬＰに供給されるデータ書込電流±Ｉｗは、選択されたメモリセル列において、ビット線ＢＬおよび／ＢＬをそれぞれ異なる方向に流れる往復電流として供給される。 - 特許庁

Thereafter, the data are reread from the array, and if the error was due to a hard fault (stuck bit), they will appear correct since the inversion will have changed the value of the defective bit to the stuck value.例文帳に追加

その後、データがアレーから再読み取りされ、そしてハード障害（固定ビット）によるエラーがあった場合、反転が障害ビットの値を固定値に変更しているので、それは正しく見える。 - 特許庁

A first and a second error detecting portions 13 and 14 detects errors in a bit string of the identification information and a bit string of the predetermined main part of data respectively, based on the first and the second parity bits.例文帳に追加

第１および第２エラー検出部１３，１４は、第１および第２のパリティビットに基づいて、識別情報および所定のデータ本体のビット列のエラーをそれぞれ検出する。 - 特許庁

An ink cartridge is constituted of an LSI chip (P chip) equipped with an OTP circuit which is added to record the ink remaining amount data and a memory control circuit having a function to reset the bit for an OPT to "0" by the unit of 1 bit.例文帳に追加

インク残量データを記録するために付加したOTP回路を備えるLSIチップ（Pチップ）とOPTを１ビット単位でビットを“０”にリセットする機能を有するメモリ制御回路より構成される。 - 特許庁

On the other hand, when the data obtained by changing the bit arrangement is output, the selectors 501 to 506 respectively select the input bit lines 512, 511, 510, 509, 508, and 507.例文帳に追加

一方、ビット並びを変更したデータを出力する場合において、各セレクタ５０１−５０６は、それぞれ、入力ビット線５１２、５１１、５１０、５０９、５０８、５０７を選択する。 - 特許庁

Thus, the bit rate at reproduction can be decided in response to the bit rate of recorded video and audio data and can be made lower than a that of a transport stream at recording.例文帳に追加

このようにすることによって再生時のビットレートを記録した映像、音声のビットレートに応じて決めることができ、記録時のトランスポートストリームのビットレートより低減することができる。 - 特許庁

A pseudo random noise pattern of a data rate equal to a delta-sigma modulated one-bit signal is generated and the generated pseudo random noise pattern is used to perform code modulation on the one-bit signal.例文帳に追加

デルタシグマ変調された１ビット信号と等しいデータレートの擬似ランダムノイズパターンを生成し、この生成された擬似ランダムノイズパターンを用いて、その１ビット信号を符号変調する。 - 特許庁

A number of bit sampling times changing unit 81 controls sampling for the coding data to change the number of bit sampling times based on the sampling results for the coding preamble.例文帳に追加

ビットサンプリング数変更部８１は、符号化プリアンブルに対するサンプリングの結果に基づいて、符号化データに対するサンプリングを行う場合のビットサンプリング数を変更する制御を行う。 - 特許庁

The subtracted patterns are deleted from the subtracted object patterns of the corrected exposure data, the corrected exposure patterns are processed into a bit map, and the exposure is carried out according to the bit-map processed corrected exposure patterns.例文帳に追加

そして，補正露光データのマイナス対象パターンからマイナスパターンを削除して補正露光パターンをビットマップ化処理し，当該ビットマップ化された補正露光パターンに従って露光を行う。 - 特許庁

Thereby in this nonvolatile semiconductor memory device, data of the memory cell to be selected can be stably read out even for the memory cell of the normal bit line adjoining the dummy bit line.例文帳に追加

よって、本発明の不揮発性半導体メモリ装置では、ダミービット線に隣接するノーマルビット線のメモリセルに対しても、選択されるメモリセルのデータは安定的に読み出され得る。 - 特許庁

At a frame division section 103, the interleaved data bit sequence is divided into units of frame, and then puncturing or repetition of the bit sequence in the divided frame is carried out at a rate matching section 104.例文帳に追加

フレーム分割部１０３で、そのインタリーブされたデータビット列をフレーム単位に分割し、レートマッチング部１０４で、その分割されたフレームのビット列のパンクチャリング又はリピティションを行う。 - 特許庁

To provide a semiconductor device capable of reducing influence exerted to data on a bit line at a portion adjacent to the bit line controlled by a different column selection signal in an early write operation.例文帳に追加

アーリーライト動作の際、異なるカラム選択信号により制御されるビット線が隣接している部分のビット線上のデータが受ける影響を低減可能な半導体装置を提供する。 - 特許庁

To provide a semiconductor memory in which a potential (bit line read-out potential) of a data signal of analog quantity read out on a bit line from a memory cell can be measured accurately.例文帳に追加

メモリセルからビット線上に読み出されたアナログ量のデータ信号の電位（ビット線読み出し電位）を精度良く測定することが可能な半導体記憶装置を提供すること。 - 特許庁

To increase the number of data to be stored while preventing alternation for a resettable memory where an operation to switch a bit value from 0 to 1 is made more difficult than an operation to switch the bit value from 1 to 0.例文帳に追加

ビット値を１から０にする操作に比べて０から１にする操作が困難であるリセッタブルなメモリに対し、改竄を防止しつつ記憶させうるデータ数を増加させる。 - 特許庁

While, the supply of a data write current ±Iw to a bit line BL or a sub bit line SBL of a selection row is started from the time t2 reflecting the result of redundancy determination.例文帳に追加

一方、選択列のビット線ＢＬまたはサブビット線ＳＢＬに対するデータ書込電流±Ｉｗの供給は、冗長判定結果を反映して時刻ｔ２より開始される。 - 特許庁

A plurality of channels of compressed voice signals are multiplexed on one time slot and a stolen bit for signaling bit is assigned to a specific time slot and data are transmitted efficiently without degradation.例文帳に追加

圧縮された音声信号を１タイムスロットに複数チャネル多重し、シグナリングビットのためにビットスチールされるビットは特定のタイムスロットに割り当て、劣化の無い効率的な伝送を行う。 - 特許庁

A reading circuit 24 is commonly connected to the bit lines BLX of different cell arrays, and determines the logical value of data read to one of the bit lines BLX of the cell arrays ARY.例文帳に追加

読み出し回路２４は、異なるセルアレイＡＲＹのビット線ＢＬＸに共通に接続され、セルアレイＡＲＹのいずれかのビット線ＢＬＸ上に読み出されたデータの論理値を判定する。 - 特許庁

When contents are encoded at a variable bit rate and recorded on a data storage means, the bit rate of coding processing, and the reproduction time and the number of times of reproduction by intermittent reproduction are set in ST1.例文帳に追加

コンテンツを可変ビットレートで符号化してデータストレージ手段に記録する場合に、ＳＴ１で符号化処理のビットレートと間欠再生での再生時間と再生回数を設定する。 - 特許庁

A recording control part 25 sequentially records the stream data at each processing unit part to the recording medium 31 in each bit rate which is variably set at each processing unit part by the bit-rate setting part 24.例文帳に追加

記録制御部２５は、ビットレート設定部２４により処理単位部分毎に可変設定される各ビットレートで、ストリームデータを処理単位部分毎に記録媒体３１に順次記録させる。 - 特許庁

To decrease the amount of transmission of data by preventing octet/bit insertion in a section in which the octet/bit insertion is not required, when performing communication based on PPP, and to increase the throughput.例文帳に追加

ＰＰＰに基づく通信の際、オクテット／ビット挿入が不要な区間において、オクテット／ビット挿入を行わないようにし、データの伝送量を軽減し、スループットを改善する。 - 特許庁

To reduce current for charging a bit line, when writing or reading data and to make operation at high speed, under conditions where the peak current for charging bit line constant.例文帳に追加

データの書き込み時又は読み出し時にビット線の充電のための電流を低減させ、かつ、ビット線の充電のためのピーク電流が一定の条件の下では動作を高速とすること。 - 特許庁