「delayed phase」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

When continuously operating a transfer press, the arriving timing at the bottom dead center of each slide is delayed by successively providing phase difference P from the upstream side to the downstream side.例文帳に追加

トランスファプレスを連続運転するにあたっては、各スライドの下死点到達タイミングを上流側から下流側に順次位相差Ｐを設けて遅らせる。 - 特許庁

Phase angle is controlled to be delayed (step S6) in a low lift section at a time of non-warmed up engine and lift is corrected to be small (S7).例文帳に追加

エンジン未暖機時には低リフト区間において位相角を遅角するように補正し（ステップＳ６）、リフト量は小さくなるように補正する（Ｓ７）。 - 特許庁

When no intermediate fixing by the phase fixing mechanism 50 is performed, the abnormality diagnosis of the delayed angle regulating mechanism 60 is executed on the basis of the valve timing after starting the transmission of a delayed angle command for change the valve timing nearer to the delayed angle side than the regulation angle and of a regulation command for maintaining the regulating pin 61 in a projection position.例文帳に追加

そして、位相固定機構５０による中間固定が行われていないとき、バルブタイミングを規制角よりも遅角側に変更する遅角指令、及び規制ピン６１を突出位置に維持する規制指令の送信が開始された後のバルブタイミングに基づいて遅角規制機構６０の異常診断を行う。 - 特許庁

The ECU calculates actual accelerator opening: phase delay accelerator opening delayed in phase from raw ACCP: ACCP (Q), and phase advancing accelerator opening advanced in phase: ACCP (pump), and calculates target injection quantity QFIN (Q) from a injection quantity map stored in the memory based on the ACCP (Q) and engine rotation speed NE.例文帳に追加

実際のアクセル開度：生ＡＣＣＰより位相が遅れた位相遅れアクセル開度：ＡＣＣＰ（Ｑ）と、位相が進んだ位相進みアクセル開度：ＡＣＣＰ（pump）とを算出し、そのＡＣＣＰ（Ｑ）と機関回転速度ＮＥを基に、メモリに記憶されている噴射量マップより目標噴射量ＱＦＩＮ（Ｑ）を算出する。 - 特許庁

After that, VCT phase is driven to the most delayed phase side if VCT phase of the intake valve exists in an advanced side of the intermediate lock phase (a case of lock failure) when engine rotation speed gets to first rotation speed Ne1 which is set lower than target idling rotation speed or lower (300 rpm or lower).例文帳に追加

この後、エンジン回転速度が目標アイドル回転速度よりも低く設定された第１回転速度Ｎｅ１以下（３００ｒｐｍ以下）になった時点で、吸気バルブのＶＣＴ位相が中間ロック位相よりも進角側に存在する場合（ロック失敗の場合）は、ＶＣＴ位相を最遅角位相側に駆動する。 - 特許庁

Power fed from a power feeding terminal 4 is fed through a power feeding line 1 to an element group 201 composed of elements of patch antennas 3 each having a variable reactance element 301, and is phase-delayed by the elements of the patch antennas 3 and further, a signal is fed through the power feeding line 1 to element groups 202, 203 to be phase-delayed for the same amount.例文帳に追加

給電端子４より給電される電力は、給電線路１を介して可変リアクタンス素子301を有するパッチアンテナ３素子からなる素子群201に給電され、パッチアンテナ３素子により位相遅延を受け、さらに給電線路１を介して信号は素子群202,203に給電されて同じ量の位相遅延を受ける。 - 特許庁

The receiver has a first photon detecting means for detecting photon in the case wherein a relative phase difference between the delayed and joined first and second optical pulse sequences is 0, and has a second photon detecting means for detecting photon in the case wherein a relative phase difference between the delayed and joined first and second optical pulse sequences is π.例文帳に追加

受信機は、遅延し合波された第１と第２の光パルス列の相対的位相差が０である場合に光子を検出する第１光子検出手段と、遅延し合波された第１と第２の光パルス列の相対的位相差がπである場合に、光子を検出する第２光子検出手段を有する。 - 特許庁

At such a time, the pixel clock is synchronized with a synchronizing pulse, and also the counting operation of the circuit 206 is stopped according to a phase set signal, so that a phase is delayed by 1/8 clock so as to finely adjust the cycle of the pixel clock.例文帳に追加

このとき、画素クロックは同期パルスに同期させると共に、位相セット信号によって１／８分周回路のカウント動作を停止させ、１／８クロック刻みで位相を送らせて画素クロックの周期を微調節する。 - 特許庁

To provide a pulse delay circuit by a multiple phase clock system where a pulse can be delayed by a multiple phase clock signal which is asynchronous with an input clock signal and input pulse width can be stored.例文帳に追加

入力クロック信号と非同期な多相クロック信号によりパルスを遅延させることができ、入力パルス幅の保存ができる多相クロック方式によるパルス遅延回路を提供することを課題とする。 - 特許庁

By supplying a synchronized signal delayed by a delay time Td, a drive timing signal whose phase is advanced by a phase difference ΔT to the reproduction timing signal is generated.例文帳に追加

再生タイミング信号を遅延時間Ｔｄで遅延させた同期信号をタイミングジェネレータに供給することにより、再生タイミング信号よりも位相差ΔＴだけ位相の進んだ駆動タイミング信号が発生される。 - 特許庁

The phase of the lift central angle is controlled in a minimum lift of a degree having no influence on the intake quantity in the extremely low load area of idling, and the phase is delayed so that the intake valve closing timing becomes the vicinity of the lower dead center.例文帳に追加

アイドル等の極低負荷域では、リフト中心角の位相が吸気量に影響しない程度の極小リフトに制御され、かつ吸気弁閉時期が下死点近傍となるように位相が遅角される。 - 特許庁

When starting the system of an image reading device, an S/H timing is phase-shifted to a direction delayed with an optional interval by a phase adjusting part 47, and digital image data are obtained in the S/H timing, and stored in a memory 46.例文帳に追加

画像読取装置のシステム起動時に、位相調整部４７により任意の間隔で遅れる方向へＳ／Ｈタイミングを位相シフトさせ、そのＳ／Ｈタイミングにおけるデジタル画像データを取得し、メモリ４６に保存する。 - 特許庁

The phase difference detecting part compares the reference signal with each of the plurality of delayed signals, to output the third digital signal corresponding to the phase difference between the reference signal and the oscillation signal.例文帳に追加

位相差検出部は、前記参照信号と、前記複数の遅延信号のそれぞれと、を比較することにより、前記参照信号と前記発振信号との位相差に対応する前記第３のデジタル信号を出力する。 - 特許庁

A phase comparison circuit 11 specifies an interval between rising edges of delayed clocks CK(n-m), CK(n+m) as a validated interval and compares the phases according to voltage levels of delayed clocks CK(1), CK(n) only during the validated interval.例文帳に追加

位相比較回路１１は、遅延クロックＣＫ（ｎ−ｍ），ＣＫ（ｎ＋ｍ）の立ち上がりエッジ間の期間を有効期間として規定し、その有効期間中においてのみ遅延クロックＣＫ（１），ＣＫ（ｎ）のそれぞれの電圧レベルに基づいて位相比較する。 - 特許庁

To obtain a phase adjustment device that automatically detects a delayed phase, matches the phase of output data efficiently and has provision for increase or decrease in the length of a transmission line due to occurrence of a fault or a transferred line or the like by recognizing a current length of transmission lines.例文帳に追加

本発明は、位相遅延の自動検出及び出力データ位相の一致を効率よく行うことができ、現在の伝送路長を知って支障移転等による伝送路長増加や伝送路長の減少に対応できる位相調整装置を提供することを目的とする。 - 特許庁

A loop filter circuit 30 for smoothing the output of a phase comparator 18 is provided, in addition to an LPF32, with a primary lag lead filter 50 composed of resistors R50 and R52 and a capacitor C52 provided with phase characteristics that a phase is temporarily delayed and then advanced as frequency increases.例文帳に追加

位相比較器１８の出力を平滑化するループフィルタ回路３０に、ＬＰＦ３２に加えて、位相が周波数の増加ととともに一旦遅れて次に進んでいくという位相特性が設定された、抵抗素子Ｒ５０，Ｒ５２および容量素子Ｃ５２からなる１次ラグリードフィルタ５０を設ける。 - 特許庁

Each clock is delayed variably based on the comparison results so that clock phase control can be carried out for the active apparatus and the standby apparatus even in the extended apparatus.例文帳に追加

比較結果に基づきそれぞれのクロックを可変遅延させ、増設した装置においても現用と予備回線に対してクロック位相制御を行えるようにする。 - 特許庁

For avoiding excess valve overlapping in restarting the internal combustion engine, the valve-opening phase of the intake valve is delayed, and its lift profile is set to be corrected lift 86 at a low temperature.例文帳に追加

内燃機関の再始動時にバルブオーバーラップが過大となるのを避けるべく、吸気弁の開弁位相を遅角して、そのリフトプロファイルを低温時補正後リフト８６とする。 - 特許庁

Thus, a bias point of the diode 24 is changed to increase an equivalent resistance thereby obtaining a characteristic where the gain is increased with respect to an increase in the input level and the phase is delayed.例文帳に追加

これによりダイオード２４のバイアス点が変化し等価抵抗が増大するため、入力レベルの増加に対して利得が増加し、位相が遅れる特性を得る。 - 特許庁

To provide a distortion compensation circuit for compensating nonlinearity in an amplifier having characteristics in which a gain is compressed and a phase is delayed to an increase in input power.例文帳に追加

入力電力の増加に対して、利得が圧縮し位相が遅れる特性を有する増幅器の非線形性を補償することができる歪補償回路を提供する。 - 特許庁

Fractional sinusoidal components of the reflected response having attenuated amplitude and delayed phase values at points defining the junctures of adjacent equal predetermined lengths are collected and normalized.例文帳に追加

隣接する等しい長さの接続点を規定するポイントにおける振幅減衰および遅延位相を有する反射応答の部分正弦波成分を寄せ集めノーマライズする。 - 特許庁

When the intermediate part is cut, the buffer materials 2 are separated from a heating section 61 with a separating means 70 that moves in interlock with the descent of the cutter 545 at a delayed phase.例文帳に追加

中間部を切断する場合には、カッター５４５の下降に対して遅れ位相で連動する引き離し手段７０で緩衝材２を加熱部６１から分離する。 - 特許庁

A transmission signal TX2 having phase information of the transmission signal TX1 is delayed by a delay circuit 17 and applied to a sampling circuit 13 as a sampling signal.例文帳に追加

この送信信号ＴＸ１の位相情報を持つ送信信号ＴＸ２は、遅延回路１７により遅延されてサンプリング信号としてサンプリング回路１３に印加される。 - 特許庁

This phase-locked loop causes the 1st clock signal to delay with a 1st frequency to generate a feedback signal delayed from the 1st clock signal by one cycle.例文帳に追加

本発明による位相同期回路は、第１周波数を有する第１クロック信号を遅延させて第１クロック信号より１サイクル遅れたフィードバック信号を発生させる。 - 特許庁

At this time, phase of pulse current for moving the actuator in the opposite direction to pulse current of the actuator for moving in the neutral direction is delayed to increase amount of its delay gradually.例文帳に追加

このとき、ニュートラル方向へ動かすアクチュエータのパルス電流に対して、反対方向に動かすパルス電流の位相を遅延させ、その遅延量を逐次増加させる。 - 特許庁

A demodulating portion includes a delayed interferometer for converting in-phase signals and orthogonal signals of the received signal light into electrical signals and a photoelectric conversion element.例文帳に追加

復調部は、受信した信号光の同相信号および直交信号をそれぞれ電気信号に変換する遅延干渉計および光電変換素子を含む。 - 特許庁

The inverter circuit 12 can be also feedback-controlled by the discharge current removing the effect of the delayed voltage phase detected by the voltage detecting means 20 even during deep lighting control.例文帳に追加

深い調光時でも、電圧検出手段20で検出された電圧の位相の遅れの影響を除いた放電電流により、インバータ回路12を帰還制御できる。 - 特許庁

A method for preparing algal cells that can be used for evaluating the toxicity of a chemical substance by delayed luminescence, wherein the method includes a step of freezing algal cells that is in a logarithmic growth phase.例文帳に追加

対数増殖期の藻類細胞を凍結させることを含む、遅延発光による化学物質の毒性評価に用いる藻類細胞の調整方法。 - 特許庁

The other distributed high frequency electric signal is delayed only by π in a phase by a delay line 109, and then applied to the electroabsorption modulator area 103.例文帳に追加

分配した他方の高周波電気信号は、遅延線１０９にて位相をπ遅延させてから、電界吸収型光変調器領域１０３に印加する。 - 特許庁

During image recording operation, the acquired SOS signal (step 106) is delayed by the corresponding average SOS interval, and the phase of the SOS signal is corrected (step 108).例文帳に追加

画像記録動作中は、取得されたＳＯＳ信号（ステップ１０６）を対応する平均ＳＯＳ間隔分だけ遅延させて、ＳＯＳ信号の位相を補正する（ステップ１０８）。 - 特許庁

The conductor current measured by means of the CT clamp 10 is inputted to a phase signal adjuster 8 so as to correct the conductor current phase according to a power factor of a load, and a signal delayed by 90° from the conductor current waveform is outputted.例文帳に追加

ＣＴクランプ１０により測定された導体電流を、位相信号調整器８に入力し負荷の力率により上記導体電流の位相を補正し、導体電流波形より９０°遅れた信号を出力する。 - 特許庁

If the phase of the delay data strobe signal IDQS1 is delayed at not less than the delay permissible time IT, compared to the phase of the delay data strobe signal IDQS0, a pulse signal PL0 is not output from the NAND gate ND0.例文帳に追加

遅延データストローブ信号ＩＤＱＳ１の位相が、遅延データストローブ信号ＩＤＱＳ０の位相に比して、遅延許容時間ＩＴ以上遅れる場合には、ナンドゲートＮＤ０からパルス信号ＰＬ０が出力されない。 - 特許庁

For an mth slave phase (m=2 to n), a timing delayed by "T1(m-1)/n" from a timing when a current flowing through the master-phase coil becomes zero is determined as a target timing TM at which a current flowing through a coil becomes zero.例文帳に追加

第ｍ（ｍ＝２〜ｎ）のスレーブ相については、マスタ相のコイルを流れる電流がゼロとなるタイミングから、「Ｔ１（ｍ−１）／ｎ」だけ遅延したタイミングをコイルを流れる電流がゼロとなる目標タイミングＴＭに設定する。 - 特許庁

A delay-stage detecting circuit 14 detects the number of delay stages of a buffer, through which the output signal of a digital variable delay line 12 is delayed one cycle behind a basic clock CLKref, from the phase detection result of a phase detector 13.例文帳に追加

遅延段検出回路１４は、位相検出部１３の位相検出結果から、デジタル可変遅延ライン１２の出力信号が基本クロックＣＬＫｒｅｆから１周期遅延するバッファの遅延段数を検出する。 - 特許庁

A clock generating circuit of a semiconductor memory apparatus includes a phase splitter that delays a clock to generate a delayed clock and inverts the clock to generate an inverted clock, and a clock buffer that buffers the delayed clock and the inverted clock and outputs them as a rising clock and a falling clock.例文帳に追加

本発明は、クロックを遅延させて遅延クロックを生成し、前記クロックを反転させて反転クロックを生成する位相スプリッタと、遅延クロック及び反転クロックをバッファリングして、立ち上りクロック及び立ち下りクロックとして出力するクロックバッファを含む。 - 特許庁

A reference time position is determined on the basis of a phase-delayed signal between the 1st and 2nd vertical synchronizing signals and phase difference signals between the reference time position and 1st and 2nd synchronizing signals are generated by a D type flip-flop.例文帳に追加

第１及び第２の垂直同期信号の内で位相の遅れている方を基準にして基準時間位置を決定し、この基準時間位置と第１及び第２の垂直同期信号との位相差信号をＤ型フリップフロップで作成する。 - 特許庁

Therefore, the relative rotation phase is delayed from the predetermined advanced state in starting the engine stop, only when the relative rotation phase can be changed to advance from the predetermined advanced state after starting the engine stop.例文帳に追加

このことから、エンジン停止開始時に上記相対回転位相が所定進角状態よりも遅角側になるのは、エンジン停止開始後に当該相対回転位相を所定進角状態よりも進角側に変更することが可能なときだけになる。 - 特許庁

Generally, since as load becomes larger, the phase of each stator coil winding current is delayed somewhat, thus allowing the phase of each stator coil winding current to coincide or approach for preventing the reduction in efficiency, and hence effectively carrying out operation over the entire operation range.例文帳に追加

しかし、一般的に負荷が大きくなるにつれて各固定子巻き線電流の位相は遅れ気味になるので、そのような条件では各固定子巻き線電流の位相を一致、あるいは近づけることで効率の低下を防止している。 - 特許庁

A signal processing circuit 14 uses a discrimination result by the discrimination circuit 13 and a subtraction result by the subtractor 12 to detect whether a phase of a recovered synchronizing clock signal is lead to or delayed from the input RF signal and outputs a phase error signal.例文帳に追加

信号処理回路１４は、判定回路１３における判定結果と減算器１２の減算結果とを用いて、入力ＲＦ信号に対して再生同期クロック信号が進み又は遅れ位相を検出し、位相誤差信号を出力する。 - 特許庁

Sliding correlation for a guard block length between a signal delayed by a valid symbol length and a signal not delayed is executed for a plurality of kinds of estimated transmission modes, and results of a plurality of kinds of sliding correlations are summed in a storage means by a plurality of kinds of symbol lengths with phase synchronization.例文帳に追加

有効シンボル長遅延させた信号と遅延させない信号とのガード区間長のスライディング相関を想定される複数種類の伝送モードについて実施し、複数種類のシンボル長分の記憶手段において複数種類のスライディング相関結果各々を位相同期加算する。 - 特許庁

A phase comparator circuit 2A starts production of an up-signal UP at leading of the delayed signal DLRDP and starts production of a down-signal DN at leading of a comparison clock GVCO.例文帳に追加

位相比較回路２Ａは、遅延信号ＤＬＲＤＰの立ち上がりでアップ信号ＵＰの生成を開始し、比較クロックＧＶＣＯの立ち上がりでダウン信号ＤＮの生成を開始する。 - 特許庁

Upon receiving a stop command, the microcomputer 41 changes the initial value of the data pointer so as to output phase-delayed sine wave data instead of the sine wave data of present rotation control.例文帳に追加

停止指令を受けると、現在の回転制御の正弦波状データに代えて位相の遅れた正弦波状データを出力するように前記データポインタの初期値を変更する。 - 特許庁

The original signal u(0) and a signal u(1/2) delayed by T/2 are added by an adder 46, and the phase modulated part of the push-pull signal is detected to demodulate address information.例文帳に追加

また、元の信号ｕ（０）とＴ／２だけ遅延させた信号ｕ（１／２）を加算器４６で加算し、プッシュプル信号の位相変調部を検出してアドレス情報を復調する。 - 特許庁

At this time, since one side of the first and second signals is delayed by the delay element 604a, the phase difference pulse is provided with an offset in its pulse width and is provided with a margin in its detection width.例文帳に追加

このとき第1、第2の信号の一方が遅延素子６０４ａで遅延しているので、位相差パルスは、そのパルス幅にオフセットを有し、検出幅に余裕を持たせることができる。 - 特許庁

A rocking disk 6 of the eccentric mechanism 4 is arranged so that the phase of eccentric rotation of the rocking disk 6 is sequentially delayed toward the other side from one side of an input shaft 2.例文帳に追加

偏心機構４の揺動ディスク６は、入力軸２の一端側から他端側に向かって、揺動ディスク６の偏心回転の位相が順次遅延するように配置される。 - 特許庁