「delayed phase」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a treating agent of allergic rhinitis, having an excellent effect of treating the allergic rhinitis, especially inhibiting nasal congestion symptom in its delayed phase response by inhibiting the infiltration of eosinophils which are producer cells of chemical mediators such as leucotrienes (LTs) and thromboxane (TX) associated with the onset of the delayed phase response, preventing the rhinitis from becoming chronic state and without having adverse effect.例文帳に追加

遅発相反応の発症に関与するロイコトリエン（ＬＴｓ）及びトロンボキサン（ＴＸ）等のケミカルメディエーターの産生細胞である好酸球浸潤を抑制することにより、アレルギー性鼻炎に対する治療、特に遅発相反応における鼻づまり症状の抑制に優れた効果を有し、鼻炎の慢性化をも防止する副作用の無いアレルギー性鼻炎治療薬を提供することである。 - 特許庁

The motor system 1 has a delay pulse generator 32 capable of transmitting a delay pulse signal, which is delayed in phase relative to a motor pulse signal transmitted from a motor 7 and recognized by a motor pulse recognition part 30 and in which the phase delay increases with time.例文帳に追加

モータシステム１は、遅延パルス生成部３２を有し、モータ７から発信され、モータパルス認識部３０で認識されたモータパルス信号に対して位相が遅れ、時間の経過に伴って位相の遅れが大きくなる遅延パルス信号を発信することができる。 - 特許庁

A phase adjustment circuit (12) generates a second clock signal (CKIO'), whose phase is delayed than a first clock signal (CKIO), by delaying the first clock signal (CKIO) for prescribed time based on information on delay time set up by a setting means of the delay time.例文帳に追加

位相調整回路（１２）は、遅延時間設定手段に設定された遅延時間情報に基づいて第１クロック信号（ＣＫＩＯ）を所定時間遅延させることで、第１クロック信号よりも位相の遅れた第２クロック信号（ＣＫＩＯ’）を生成する。 - 特許庁

A delay control circuit receives plural phase comparison results from the phase comparing circuit in order and adjusts the delay time of the variable delay circuit according to the comparison results to make the pase of the delayed clock signal coincide with that of the reference clock signal.例文帳に追加

遅延制御回路は、位相比較回路による複数回の位相の比較結果を順次に受け、これ等複数回の位相の比較結果に基づいて可変遅延回路の遅延時間を調整し、遅延クロック信号と基準クロック信号との位相を一致させる。 - 特許庁

The phase sampling data of π/4 shift QPSK modulated wave which is sampled by a semi-synchronous detector 1 is delayed by the time period required for n-times sampling by a delay unit 3 to obtain the phase difference between the sampling data before and after the delay.例文帳に追加

準同期検波部１によりサンプリングされたπ／４シフトＱＰＳＫ変調波の位相サンプリングデータを、遅延差分部３により、ｎ回のサンプリングに要する時間だけ遅延させて、その遅延させた位相サンプリングデータと遅延前の位相サンプリングデータとの位相差を求める。 - 特許庁

Furthermore, a capacitor C22 for preventing the negative feedback loop from being delayed in phase is connected in series to the low-pass filter composed of the capacitor C2 and the resistor R21 so as to prevent oscillations from occurring in a second negative feedback loop.例文帳に追加

更に、コンデンサＣ２及び抵抗Ｒ２１で構成されたローパスフィルタに、負帰還ループの位相遅れを防止するためのコンデンサＣ２２を並列に接続し、第２の負帰還ループでの発振を防止する。 - 特許庁

In the first-forth scavenging rotor units 56-59 forming the scavenging pump 22, respective inner rotors 54 thereof are coupled to a serration part 74 of the drive shaft 23 so that the rotation phase is delayed by 22.5°.例文帳に追加

また、スカベンジングポンプ２２を構成する第１〜第４スカベンジングロータユニット５６〜５９は、回転位相が２２．５°ずつ遅角するかたちで、それぞれのインナロータ５４が駆動軸２３のセレーション部７４に結合している。 - 特許庁

After initialization, the (N+1)th sub-counter counts M (N+1)th clocks whose phase is delayed from the Nth clock just for the 1/P clock cycle and when M clocks are completely counted, the next sub-counter is initialized.例文帳に追加

この初期化の後、第Ｎ＋１のサブカウンタは、第Ｎのクロックよりクロック周期の１／Ｐだけ位相が遅れた第Ｎ＋１のクロックをＭカウントし、Ｍカウント終了するとその次のサブカウンタを初期化する。 - 特許庁

Thus, the input signal DT of 'L' is held in an FF 11 at timing of the clock signal CK1 and the input signal DT of 'H' is held at the timing of the clock signal CK2 with delayed phase.例文帳に追加

これにより、“Ｌ”の入力信号ＤＴは、クロック信号ＣＫ１のタイミングでＦＦ１１に保持され、“Ｈ”の入力信号ＤＴは、位相の遅れたクロック信号ＣＫ２のタイミングで保持される。 - 特許庁

To provide a servo control system for preventing the phenomenon where rise in gain becomes difficult, due to the changes in transmission function by a position of a driven object, and the phase is rapidly delayed and becomes unstable.例文帳に追加

被駆動物の位置により伝達関数が変化し、位相が急激に遅れて不安定になることにより、ゲインを上げることが困難となる現象を防ぐことが可能なサーボ制御系を提供する。 - 特許庁

A reference clock signal iclk is given to an input terminal D of a flip-flop circuit 1, and a clock signal qclk whose phase is delayed from that of the clock signal iclk by π/2 is given to an input terminal D of a flip-flop circuit 2.例文帳に追加

フリップフロップ回路１，２のＤ入力端子には、基準となるクロック信号ｉｃｌｋ，クロック信号ｉｃｌｋよりπ／２だけ位相が遅れたクロック信号ｑｃｌｋがそれぞれ入力される。 - 特許庁

A second transistor outputs a pre-charge voltage, which is greater than the charge share voltage, to the data line in response to a second output control signal which is delayed in phase from the first output control signal.例文帳に追加

第２のトランジスタは、第１の出力制御信号から位相が遅延された第２の出力制御信号に応じて、チャージシェアー電圧よりも大きいプレチャージ電圧をデータラインに出力する。 - 特許庁

The relationship among the output voltage from the first oscillator 20 to be outputted to the serial resonance circuit, a current phase difference and a delayed angle α can be represented with a formula of α=tan^-1{Q(1-(ω_S^2/ω^2))^2}.例文帳に追加

この直列共振回路に出力する第１発振器２０の出力電圧、電流の位相差、遅れ角度αは、α＝ｔａｎ^−１{Ｑ（１−（ωｓ^２／ω^２））^２}で表現できる。 - 特許庁

Thereby, the response current to the phase difference can be also made to flow in the low-pass filter 31 in a delayed timing so as to increase the number of the pulse currents for conducting charging/ discharging of the capacitor of the low-pass filter 31.例文帳に追加

これにより、遅延したタイミングにおいても位相差に対応した電流をロウパスフィルター３１に流入でき、ロウパスフィルター３１の容量を充放電させる電流のパルス数が増える。 - 特許庁

To prevent warpage of a support by uniforming in a delayed phase axis direction in a width direction of a film while improving drying speed of a casting film for improving manufacturing efficiency in solution deposition.例文帳に追加

溶液製膜での製造効率を上げるために流延膜の乾燥速度の向上を図りつつも、フィルムの幅方向における遅相軸方向の均一化を図り、支持体の反りを防止する。 - 特許庁

In this case, the frame phase updating parts 11-13 update the frame phases so that the reference frame phases delayed respectively just for preset time can become their own transmission frame phases.例文帳に追加

この場合、フレーム位相更新部１１〜１３は基準フレーム位相をそれぞれ予め設定された時間だけ遅延させたものが自らの送信フレーム位相となるようにフレーム位相を更新する。 - 特許庁

To provide a discharge lamp lighting device which can be set up at a desired lighting-control level by using a delayed phase zone of resonant characteristics of a load circuit and is suitable for lighting control, especially at a middle luminance range.例文帳に追加

負荷回路の共振特性の遅相領域を使って所望の調光レベルに設定することができ、特に中輝度域における調光に好適な放電ランプ点灯装置を提供する。 - 特許庁

An adder 8 adds a phase delay θ of a phase delaying device 6 to the extracted imaginary part, and a weighting device 14 performs weighting, and a phase-delayed imaginary part is multiplied successively by amplitude information outputted from the cross spectrum computing unit 2 by a multiplication processor 4, and an operated output is outputted from an output device 5.例文帳に追加

加算器８は抽出された虚数部に位相遅延器６の位相遅延θを加算して重み付け器１４により重み付けを行い、位相遅延された虚数部は乗算処理器４にてクロススペクトル演算器２から出力された振幅情報に次々に乗算処理され、演算された出力が出力器５から出力される。 - 特許庁

When it is necessary to start to drive two heaters 39c and 39d simultaneously on the basis of a control result by a roller temperature control means, the driving timing of one heater is delayed more than the period during which the phase control of the other heater is performed so that phase control periods by a phase control means does not overlap with each other.例文帳に追加

ローラ温度調整手段による制御結果に基づいて、２つの加熱ヒータ３９ｃ・３９ｄを同時に駆動開始せしめる状況が発生した場合は、位相制御手段による位相制御期間が各々重ならないように、どちらかの加熱ヒータの駆動タイミングを、その他の加熱ヒータの位相制御が実施されている期間以上遅延させる。 - 特許庁

A first phase comparison circuit 20a compares a first intermediate signal X1 set to a target phase state with an Hϕ1 signal via an inverter 24a and strengthens the load drive capability of an output buffer 9a when the Hϕ1 signal is delayed.例文帳に追加

目標とする位相状態に設定された第１中間信号Ｘ１と、インバータ２４ａを介したＨφ１信号とを第１の位相比較回路２０ａで比較を行なって、Ｈφ１信号が遅延している場合には出力バッファ９ａの負荷駆動能力を強める。 - 特許庁

Further, a second phase comparison circuit 20b compares a second intermediate signal X2 set to a target phase state with an Hϕ2 signal via an inverter 24b and strengthens the load drive capability of an output buffer 9b when the Hϕ2 signal is delayed.例文帳に追加

また、目標とする位相状態に設定された第２中間信号Ｘ２と、インバータ２４ｂを介したＨφ２信号とを第２位相比較回路２０ｂで比較を行なって、Ｈφ２信号が遅延している場合には出力バッファ９ｂの負荷駆動能力を強める。 - 特許庁

The same contents respectively encoded by different encoders are respectively received at different times, a phase difference between the reception times is detected, the content received first is buffered so that the detected phase difference output is delayed, and thereby synchronization between the contents is realized.例文帳に追加

異なるエンコーダによりそれぞれエンコードされた同一のコンテンツを異なる時刻でそれぞれ受信して受信時刻の位相差を検出し、検出された位相差分出力を遅延するように先に受信したコンテンツをバッファリングすることによりコンテンツ同士の同期を実現する。 - 特許庁

To provide a demodulation device for differential phase-modulated signal light whose variable range for the delay amount in a delayed interferometer is wide, as well as, which can stably attain the required delay amount, even if the device is influenced by external vibrations, etc.例文帳に追加

遅延干渉計における遅延量の可変範囲が広く、かつ、外来振動等の影響を受けても所要の遅延量を安定して実現できる、差動位相変調信号光の復調装置を提供する。 - 特許庁

Since the properties as an induced load become actual, by increasing the mechanical impedance around the minimum resonance frequency of a speaker or of an optical pickup, the voltage phase of constant-voltage amplifier output is delayed.例文帳に追加

スピーカーや光学ピックアップの最低共振周波数周辺では機械インピーダンスが上昇する事で誘導性負荷としての性質が顕在化する為、定電圧増幅器出力は電圧位相が遅れる。 - 特許庁

To prevent detection of the undervoltage state or overvoltage state by the phase compensation circuit of an error amplifier AMP from being delayed when the load changes rapidly in a DC-DC converter of remote sense system.例文帳に追加

リモートセンス方式のＤＣ−ＤＣコンバータにおいて、負荷が急激に変化した場合に誤差アンプＡＭＰの位相補償回路によって低電圧状態や過電圧状態の検出が遅らされることがないようにする。 - 特許庁

For example, the comparison signal generating circuit delays the output signal in response to the delay amount, detected by the error detecting circuit, and feeds back the signal, delayed from the output signal, to the phase comparator as the comparison signal.例文帳に追加

例えば、比較信号生成回路は、誤差検出回路により検出された遅延量に応じて、出力信号を遅延させ、出力信号から遅延させた信号を比較信号として位相比較器にフィードバックする。 - 特許庁

To return lift center angle of a phase variable mechanism to a predetermined delayed angle position Φ1 which is a target value at a time of engine start even in a engine stop transition period when engine speed drops toward an engine stop condition.例文帳に追加

機関停止状態へ向けて機関回転数が低下する機関停止過渡期にも、位相可変機構によるリフト中心角を、機関始動時の目標値である所定の遅角位置Φ１へ復帰できるようにする。 - 特許庁

To prevent interference of masking etc. from occurring even immediately after vibration stop, by reducing the time deviation between a delayed low frequency signal emitted from a phase inversion type speaker box and a high frequency signal emitted without delay from a loudspeaker unit.例文帳に追加

位相反転型スピーカボックスから遅延して放出される低域信号とスピーカユニットから遅延なく放出される高域信号の時間的ズレにより、振動停止直後にもマスキング等の妨害が発生する。 - 特許庁

The second electrode substrate AR comprises a light transmission part for transmitting back light to be made incident from the back light side and has a delayed phase axis where λ/n plates 3, 13 are orthogonally crossed with the long axis arrangement direction of the liquid crystal molecule.例文帳に追加

第２電極基板ＡＲはバックライト側から入射するバックライト光を透過する光透過部を含み、λ／ｎ板３，１３が液晶分子の長軸配列方向と直交する遅相軸を持つ。 - 特許庁

A fetch pulse generating means 1 generates a fetch pulse in synchronism with a clock signal, and in order to differentiate the phase, one clock period is delayed behind that fetch pulse to generate a new fetch pulse.例文帳に追加

フェッチパルス生成手段１においてクロックに同期させてフェッチパルスを生成し、位相を異ならせるために、その生成したフェッチパルスに対してクロックで１周期遅らせることにより、新たなフェッチパルスを生成する。 - 特許庁

When the washing and dehydrating tank is stopped, as the rotational speed decreases, energization starting point for phase control in half-wave AC electric power fed to a motor is delayed and damping force is weakened thereby.例文帳に追加

洗濯脱水槽を停止させる際に、回転速度が低下するほどモータへ供給する半波の交流電力における位相制御の通電開始点を遅らせてゆき、これによって制動力を弱める。 - 特許庁

When the environment is fine, the combustion of the engine is performed under combustion conditions for an intermediate phase state, and when bad, it is performed under conditions for a most delayed angle state, thereby performing appropriate start control, ensuring the startability of the engine, and improving emission corresponding to circumstances even in a stage before the completion of the lock determination.例文帳に追加

これにより、ロック状態の判定が完了するまでの段階でも、適切な始動制御を実行でき、機関の始動性を確保し、状況に応じてエミッションの向上も図れる。 - 特許庁

A selector 14 receives the delayed clock outputted from the phase delay means 13 and a clock outputted from the PLL circuit 12, and uses the delayed clock as an operational clock when only clock in one system acting as a currently used system is interrupted, but otherwise uses a clock outputted from the PLL circuit 12 as an operational clock.例文帳に追加

セレクタ１４は、位相遅延手段１３の出力する遅延クロックとＰＬＬ回路１２から出力されるクロックを入力して、現用系となる一方の系統クロックのみに断が発生したときには遅延クロックを運用クロックとする一方、これ以外の場合にはＰＬＬ回路１２から出力されるクロックを運用クロックとする。 - 特許庁

The transmitter 1A transmits an electromagnetic ultrasonic wave with a phase angle zero degree (zero cross point) as the start point of a transmission control as shown in Fig.6 (a), and the transmitter 1B transmits an electromagnetic ultrasonic wave with a phase angle of 90 degrees (peak point) delayed 90 degrees from the transmitter 1A as the start point of a transmission control as shown in Fig.6 (b).例文帳に追加

送信機１Ａは、図６（ａ）に示されるように、位相角０°（ゼロクロス点）を送信制御開始点として電磁超音波を送信し、また、送信機１Ｂは、図６（ｂ）に示されるように、送信機１Ａよりも９０°遅れた位相角９０°（ピーク点）を送信制御開始点として電磁超音波を送信する。 - 特許庁

The delay value of the delay circuit 42 is determined by calculating a skew between system clocks sck0 and sck1 and a skew between a data signal earliest transmitted (a data signal whose phase is most advanced) and the data signal transmitted latest (the data signal whose phase is most delayed) among the data signals data1_00 to data1_63.例文帳に追加

遅延回路４２の遅延値は、システムクロックｓｃｋ０、ｓｃｋ１間のスキュー、及び、データ信号ｄａｔａ１＿００〜ｄａｔａ１＿６３中の最も早く送信されるデータ信号（位相が最も進んでいるデータ信号）と最も遅く送信されるデータ信号（位相が最も遅れているデータ信号）間のスキューを計算して決定する。 - 特許庁

The phase adjustment circuit is provided with a variable delay circuit 10 that generates a delayed clock pulse (DCLK) by delaying a clock pulse (CLK) signal and with a delay adjustment circuit 20 that adjusts a delay of the variable delay circuit 10 depending on a result of measurement of a phase difference between the CLK signal and the DCLK signal.例文帳に追加

クロックパルス（ＣＬＫ）信号を遅延させてなる遅延クロックパルス（ＤＣＬＫ）信号を生成するための可変遅延回路１０と、ＣＬＫ信号とＤＣＬＫ信号との位相差を計測し、該計測の結果に応じて可変遅延回路１０の遅延量を調整するための遅延調整回路２０とを備える。 - 特許庁

Under control of the charge controller 6, a charging current A corresponding to the waveform portion 27a after some phase 28 in the positive voltage waveform 27 of the generation power V is supplied to the battery 4, and the phase 28 is delayed as the rotational speed N of the internal combustion engine 2 decreases.例文帳に追加

充電制御装置６による制御により、発電電力Ｖの正の電圧波形２７におけるある位相２８の後の波形部分２７ａに相当する充電電流Ａをバッテリ４に供給するようにし、内燃機関２の回転速度Ｎが減少するに従い、位相２８を遅くさせるようにする。 - 特許庁

The frequency-divided first reference clock N2 and a variable clock N7 for which the second reference clock N5 is delayed are compared in a phase comparator 8 and the delay amount of the variable delay circuit 2 is controlled so as to match the phases of both clocks.例文帳に追加

分周された第１の基準クロックＮ２と第２の基準クロックＮ５を遅延させた可変クロックＮ７とを位相比較器８で比較し、両クロックの位相が一致する様に可変遅延回路２の遅延量を制御する。 - 特許庁

A digital phase locked loop circuit 20 generates first frequency fH signals (CMa) synchronized with horizontal synchronization pulses (Hs) and second frequency fH signals (CMb) delayed for 1/2 of a cycle H from the first fH signals.例文帳に追加

デジタル位相固定ループ回路（２０）が、水平同期パルス（Ｈ_S）に同期した第１の周波数ｆ_H 信号（ＣＭａ）と、この第１のｆ_H 信号から周期Ｈの２分の１だけ遅延した第２の周波数ｆ_H 信号（ＣＭｂ）を発生する。 - 特許庁

Phase delay means 42, 43 configuring a noise processing apparatus 35 comprising a digital signal processor delay one of the sound signals sent from the microphones 31, 32 and output the delayed signal to sum arithmetic circuits 44, 45.例文帳に追加

デジタル−シグナル−プロセッサからなるからなるノイズ処理装置３５を構成する位相遅延手段４２，４３は、マイクロフォン３１，３２から送られてきた音信号のうちの一方を遅延して和演算回路４４，４５に出力する。 - 特許庁

The second processing unit carries out processing to a processing bit while being delayed from the first processing unit only by the first phase different time shorter than a plane processing time required for the first processing unit to process one processing bit plane.例文帳に追加

そして第２の処理部は、第１の処理部が一の処理ビットプレーンを処理するのに要するプレーン処理時間よりも短い第１の位相差時間だけ第１の処理部から遅れて処理ビットに対する処理を実行するようにした。 - 特許庁

As for the feedback part 30, one end is connected to a connection part between the first coil L1 and the second coil L2 while the other end is connected to a base of the transistor Q1 via a piezoelectric vibrator 40, and a signal is delayed in a phase by 90 degrees and is returned.例文帳に追加

帰還部３０は、第１コイルＬ１と第２コイルＬ２との接続部に一端が接続されるとともに、他端が圧電振動子４０を介してトランジスタＱ１のベースに接続され、信号の位相を９０°遅らせて帰還させる。 - 特許庁

The PLL circuit 21 in response to the synchronizing switching signal sets the reference signal whose phase is next delayed to the reference signal set at present as the synchronizing signal for a new synchronizing signal.例文帳に追加

ＰＬＬ回路２１は、同期切替信号に応答して、複数の基準信号のうち、現在同期信号として設定されている基準信号の次に位相の遅れている基準信号を同期信号として新たに設定する。 - 特許庁

An output signal OUT2 of the second logical computation part 26b is delayed by 45° in a phase with respect to an output signal OUT1 of the first logical computation part 26a, when the translucent area PZ of the moving body 21 is moved by one pitch P.例文帳に追加

移動体２１の透光領域ＰＺが１ピッチＰ分だけ移動すると、第２論理演算部２６bの出力信号ＯＵＴ２は、第１論理演算部２６aの出力信号ＯＵＴ１に対して４５°の遅れ位相になる。 - 特許庁

A CPU 48 compares a difference between the previous and this time storage values stored in the memory 46 as changing amounts with a threshold, and when the changing amounts do not exceed the threshold, the CPU shifts the phase of the S/H timing to a direction delayed to a CCD output.例文帳に追加

ＣＰＵ４８は、メモリ４６に保存された前回と今回の保存値の差を変化量としてしきい値と比較し、超えていない場合は、ＣＣＤ出力に対して遅れる方向へＳ／Ｈタイミングの位相をシフトさせる。 - 特許庁