「gate-capacitance」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

Thus, since the boosted voltage of the plus side terminal of the capacitor for boot strap on the preceding stage is applied to the gate of the capacitance charging transistor for boot strap on the next stage at all the time, even when a power supply voltage VDD is lowered, a capacitor (C2) for boot strap on the next stage can be surely charged to the power supply voltage VDD.例文帳に追加

これにより、次段のブートストラップ用容量充電トランジスタのゲートには常に、前段のブートストラップ用容量のプラス側端子の昇圧電圧が加わるため、電源電圧ＶＤＤを低電圧化しても、次段のブートストラップ用容量（Ｃ２）を確実に電源電圧ＶＤＤに充電することができる。 - 特許庁

At this time, a pulse is input to the gate of a transistor 315 connected to a constant current source 314 in parallel in synchronism with the transfer pulse ϕTG to enhance the capability of drawing electric charges from parasitic capacitance at the beginning of a period H1, and the ϕVN 313 becomes stable in an early stage, and a waveform 3 is obtained.例文帳に追加

この時、転送パルスφTGに同期する形で、定電流源３１４に並列に接続したトランジスタ３１５のゲートにもパルスを入力することで、期間Ｈ１の初期での寄生容量から電荷を引き抜く能力を高め、早期にφVn３１３が安定状態になり、波形３を得られる。 - 特許庁

In the active matrix liquid crystal display device, interference of reflected light produced by reflection of external light occurs, which is incident on surfaces of components arranged with periodicity of distance, for example, data lines 10, gate lines 20, auxiliary capacitance lines 30, active layers 61, and the iridescent unevenness occurs.例文帳に追加

アクティブマトリクス型液晶表示装置において、距離的に周期性を有して配置されている構成要素、例えば、データライン１０、ゲートライン２０、補助容量ライン３０、能動層６１については、これらの表面に入射する外光による反射による反射光の干渉が生じ、虹状の表示むらが発生する。 - 特許庁

By the use of the capacitance type precision pressure meter 3, inert gas is introduced into the chamber 4 to make the pressure of the chamber 4 larger that the atmospheric pressure, and the gate valve of the chamber 4 is opened so that the flow of air introduced into the chamber 4 is controlled to prevent the refuse from being whirled up with the introduced air.例文帳に追加

精度の高い静電容量型の圧力計３を用いて、外気に対しチャンバ４の圧力を陽圧になるように不活性ガスをチャンバ内に導入しチャンバのゲ−トバルブを開くことによって、チャンバ内に流れ込む空気の流れを抑制し、流れ込む空気によるゴミの舞上がりを防止する。 - 特許庁

To obtain a solid-state image sensing device which is enhanced in detection sensitivity by a method wherein a detection capacitance formed of a floating diffusion layer is decreased without varying an output electrode or a reset electrode in threshold value, and charge is trapped in a gate insulating film of ONO film when a device is charged while it is manufactured.例文帳に追加

製造中デバイスが帯電した場合、ゲート絶縁膜を構成するＯＮＯ膜中に電荷がトラップされ、出力電極やリセット電極のしきい値の変動が生じることなく、浮遊拡散層からなる検出容量が低減し、検出感度が向上する固体撮像装置を提供する。 - 特許庁

For each pixel row, middle voltages Vmid0, Vmid1 and ON voltage Von are successively supplied in that order to a gate electrode of a transfer transistor as a transfer pulse TRG, and signal charges accumulated in the photoelectric conversion element 21 during an accumulation period of one unit are divided into three portions e.g. and transferred to the stray diffusion capacitance 26.例文帳に追加

画素行ごとに、中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１およびオン電圧Ｖｏｎをその順番で順次転送トランジスタのゲート電極に転送パルスＴＲＧとして供給し、一単位の蓄積期間中に光電変換素子２１に蓄積された信号電荷を例えば３分割転送にて浮遊拡散容量２６へ転送する。 - 特許庁

Subsequently, hydrogen and oxygen are introduced at a flow rate of about 10 L/m (standard state) and a flow rate ratio of 9:1 directly into a chamber having a temperature of about 850°C-1100°C and a pressure of about 8 mTorr thus forming the capacitance insulating film 15a and the gate insulating film 15b simultaneously in a steam atmosphere under reduced pressure.例文帳に追加

その後、温度が約８５０℃〜約１１００℃で、圧力が約８ｍＴｏｒｒのチャンバ内に、流量比が９：１の水素と酸素とを約１０Ｌ／ｍ（標準状態）の流量で直接に導入し、減圧状態の水蒸気雰囲気で容量絶縁膜１５ａとゲート絶縁膜１５ｂとを同時に形成する。 - 特許庁

Either of the TFT 171 or 172 is turned on, for example, when selecting a scanning line 112, voltages Vsl, Vsh in response to writing-in polarity are impressed to the common electrode 108 corresponding to the scanning line via a power supply lines 161, 162 and a turn-on state is continued by a parasitic capacitance of a gate electrode, even after finishing the selection of the scanning line.例文帳に追加

例えば、ある走査線１１２が選択されるとき、ＴＦＴ１７１、１７２のいずれかがオンして、書込極性に応じた電圧Ｖsl、Ｖshが当該走査線に対応するコモン電極１０８に給電線１６１、１６２を介して印加されるとともに、当該走査線の選択が終了した後でもゲート電極の寄生容量によってオンし続ける。 - 特許庁

This high side switching circuit 120 provided in the USB device is provided with a reference voltage variable circuit 12a for changing the reference voltage Vref of an operational amplifier A1 for generating the gate voltage of an output transistor Q1 in order to adjust the charging current waveform of the bypass capacitor C1 without changing the capacitance of the capacitor C1.例文帳に追加

本発明に係るＵＳＢ装置に設けられたハイサイドスイッチ回路１２０では、バイパスコンデンサＣ１の静電容量を変えることなく、その充電電流波形を調整するために、出力トランジスタＱ１のゲート電圧を生成するオペアンプＡ１の基準電圧Ｖ_refを変化させる基準電圧可変回路１２ａを設けている。 - 特許庁

An active matrix substrate 10 contains an electric wiring arranged in a lattice-like manner with a gate electrode 2,... and a data electrode 3,...; a thin film transistor 4 provided in each lattice point; a pixel electrode 11 connected to the data electrode 3 via the thin film transistor 4; and an electric charge accumulation capacitance 5 connected in series to the pixel electrode 11.例文帳に追加

アクティブマトリクス基板１０ａは、ゲート電極２…とデータ電極３…とが格子状に配列された電極配線と、各格子点毎に設けられた薄膜トランジスタ４と、薄膜トランジスタ４を介してデータ電極３に接続される画素電極１１と、画素電極１１に直列接続される電荷蓄積容量５とを含む。 - 特許庁

To provide a MOS transistor having an intermediate breakdown voltage structure including a large drain breakdown voltage, small capacitance between a source-drain region and a gate electrode and a high junction breakdown voltage of a channel stop and the source-drain region formed under a field oxide film and capable of controlling the drain breakdown voltage by a simple process.例文帳に追加

ドレイン耐圧が大きく、・ドレイン・ソース領域とゲート電極間の容量が小さく、・フィールド酸化膜下に形成されたチャネルストップとソース・ドレイン領域の接合耐圧の高い、しかもそのドレイン耐圧を制御することのできる中耐圧構造を有するＭＯＳ型トランジスタを簡単なプロセスにより提供することを目的とする。 - 特許庁

The output sections have a field effect transistor 19 having a gate electrostatic capacitance connected to the signal lines so as to be connected in series to the capacitor 15 and an output circuit 20 for outputting the signal corresponding to the information according to the switching action of this transistor 19 so as to make the switching action corresponding to the change in the charge quantities.例文帳に追加

出力部は、前記電荷量の変化に対応したスイッチング動作をなすべく前記キャパシタと直列的に接続されるように信号線に接続されたゲート静電容量を備える電界効果トランジスタ１９と、該トランジスタのスイッチング動作に応じて前記情報に対応した信号を出力する出力回路２０とを備える。 - 特許庁

To prevent zero-cross operation failures by a parasitic capacitance of a semi-insulating film to operate stably an AC voltage in a photo-thyristor element incorporated with a MOSFET for obtaining a zero-cross function, comprising a photodiode or a phototransistor for photodriving a gate of the MOSFET, and having a high breakdown voltage passivation film provided with an oxygen dope semi-insulating film on an insulation film.例文帳に追加

ゼロクロス機能を得るためのＭＯＳＦＥＴを内蔵し、ＭＯＳＦＥＴのゲートを光駆動するためのフォトダイオードまたはフォトトランジスタを備え、絶縁膜上に酸素ドープ半絶縁膜を設けた高耐圧パッシベーション膜を有するフォトサイリスタ素子において、半絶縁膜の寄生容量によるゼロクロス動作不良を防いでＡＣ電圧に対して安定して動作させる。 - 特許庁

Further, concerning the EMI analytic method of this invention, the unwanted radiation of the LSI on simulation is evaluated in real time by reflecting the power supply current calculation of gate level with the influence of decoupling caused by the resistance, capacitance and inductance of a power source and a ground and further, efficient EMI measures are enabled by supporting the specification of an EMI generating point.例文帳に追加

また、本発明のＥＭＩ解析手法は、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響をゲートレベルの電源電流計算に反映することで、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価するとともに、さらには、ＥＭＩ発生個所の特定を支援することによる効率的なＥＭＩ対策を可能にするものである。 - 特許庁

To provide an MOS transistor having a high drain breakdown voltage, small capacitance between a drain-source region and a gate electrode, and a high junction breakdown voltage of a channel stop and a source-drain region formed under a field oxide film, which are impossible in a conventional MOS transistor having an LDD structure and having an intermediate breakdown voltage structure capable of controlling the drain breakdown voltage.例文帳に追加

本発明は、従来のＬＤＤ構造を有するＭ０Ｓ型トランジスタでは不可能であったドレイン耐圧が大きく、ドレイン・ソース領域とゲート電極間の容量が小さく、フィールド酸化膜下に形成されたチャネルストップとソース・ドレイン領域の接合耐圧の高い、しかもそのドレイン耐圧を制御することのできる中耐圧構造を有するＭＯＳ型トランジスタを提供することを目的とする。 - 特許庁