「high byte」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Upon start winning at a first start winning port, the high order byte CU and low order byte CL of a count value are acquired such that the high order byte RU1 and low order byte RL1 of numerical data being a random number value are updated by a flip-flop 204A for latch and random number value registers 205A and 205B.例文帳に追加

第１始動入賞口での始動入賞時には、ラッチ用フリップフロップ２０４Ａ、乱数値レジスタ２０５Ａ、２０５Ｂにより、乱数値となる数値データの上位バイトＲＵ１及び下位バイトＲＬ１を更新するように、カウント値の上位バイトＣＵ及び下位バイトＣＬを取得する。 - 特許庁

When a ball enters a second start pocket, the high-order byte CU and low-order byte CL of a count value are acquired to update the high-order byte RU2 and low-order byte RL2 of numerical data which is a random number value by a latching flip-flop 204B and random value registers 206A, 206B.例文帳に追加

第２始動入賞口での始動入賞時には、ラッチ用フリップフロップ２０４Ｂ、乱数値レジスタ２０６Ａ、２０６Ｂにより、乱数値となる数値データの上位バイトＲＵ２及び下位バイトＲＬ２を更新するように、カウント値の上位バイトＣＵ及び下位バイトＣＬを取得する。 - 特許庁

The D/A converter 40 applies D/A conversion to high-order byte (in 8 bits) and low-order byte (in 8 bits) to provide outputs of analog signals from terminals DA1, DA0.例文帳に追加

Ｄ／Ａコンバータ４０は、８ビットの上位バイトと下位バイトＤ／Ａ変換して端子ＤＡ１とＤＡ０からアナログ信号を出力する。 - 特許庁

To provide a NOR type flash memory for warranting an equivalent high read speed in two modes, a WORD read mode and a BYTE read mode even when either of the two modes is selected.例文帳に追加

NOR 型フラッシュメモリにおいて、WORD読みモードとBYTE読みモードとを切り換えた場合でも、２つのモードで同等の高速読み出し速度を保証する。 - 特許庁

The low byte of argc indicates the number of positional parameters, the high byte the number of keyword parameters.On the stack, the opcode finds the keyword parameters first.例文帳に追加

argcの低位バイトは位置パラメータを示し、高位バイトはキーワードパラメータの数を示します。 オペコードは最初にキーワードパラメータをスタック上に見つけます。 - Python

Then, this count data is divided into two pieces of divided data consisting of a high- order byte and a low-order byte, and two storage areas of 1-byte (8 bits) constitution are provided in a serial EEPROM (storage element).例文帳に追加

そして、このカウントデータを上位バイトと下位バイトとの２つの分割データに分割するとともに、シリアルＥＥＰＲＯＭ（記憶素子）に１バイト（８ビット）構成の記憶領域を２個設けている。 - 特許庁

Alternatively, the pattern matching is performed by the server when per-byte communication costs are high.例文帳に追加

もしくは、バイトあたりの通信コストが高価な場合にはサーバがパターンマッチングを実行する。 - 特許庁

The voltage conversion/ superimposing circuit 42 converts the magnitude of the analog signal of the low-order byte into 1/16 and superimposes the converted analog signal onto the analog signal of the high-order byte.例文帳に追加

電圧変換・重畳回路４２は、下位バイトのアナログ信号を１６分の１に変換して上位バイトのアナログ信号に重畳する。 - 特許庁

Next, the main CPU 31a selects high-byte data from a first bit table and selects a low-byte data from a second bit table based on the symbol numbers.例文帳に追加

次に、メインＣＰＵ３１ａは、図柄番号に基づき、上位バイトデータを第１ビットテーブルから選択し、下位バイトデータを第２ビットテーブルから選択する。 - 特許庁

In the slot machine, the data of the presence/absence of bonus winning are stored in the high-order byte of a winning flag storage register and the data of the presence/absence of small role (replay) winning are stored in the low-order byte.例文帳に追加

入賞フラグ格納レジスタの上位バイトにボーナス入賞の有無のデータが格納され、下位バイトに小役（リプレイ）入賞の有無のデータが格納される。 - 特許庁

When a ball enters a first start pocket, a high-order byte CU and a low-order byte CL of a count value are acquired to update the high-order bite RU1 and low-order byte RL1 of numerical data which is a random number value, by a latching flip-flop 204A and random number value registers 205A, 205B.例文帳に追加

第１始動入賞口での始動入賞時には、ラッチ用フリップフロップ２０４Ａ、乱数値レジスタ２０５Ａ、２０５Ｂにより、乱数値となる数値データの上位バイトＲＵ１及び下位バイトＲＬ１を更新するように、カウント値の上位バイトＣＵ及び下位バイトＣＬを取得する。 - 特許庁

The game machine samples the value of a refresh register 111R updated at every command fetch as a random number for processing and adds to a high-order byte and a low-order byte of a general-purpose register 111R, respectively.例文帳に追加

また、命令フェッチ毎に更新されるリフレッシュレジスタ１１１Ｒの値を加工用の乱数として抽出し、汎用レジスタ１１１Ｒの上位バイトと下位バイトとにそれぞれ加算する。 - 特許庁

Wait for completion of a child process, and return a tuple containing its pid and exit status indication: a 16-bit number, whose low byte is the signal number that killed the process, and whose high byte is the exit status (if the signal number is zero); the high bit of the low byte is set if a core file was produced.Availability: Unix.例文帳に追加

子プロセスの実行完了を待機し、子プロセスの pid と終了コードインジケータ-- 16 ビットの数で、下位バイトがプロセスを kill したシグナル番号、上位バイトが終了ステータス (シグナル番号がゼロの場合) -- の入ったタプルを返します; コアダンプファイルが生成された場合、下位バイトの最上桁ビットが立てられます。 利用できる環境: Unix。 - Python

Further, the main CPU 31a OR-processes bits in specific areas in the high byte data and in the low byte data, and OR-processes the bits in the remaining areas to generate symbol display data.例文帳に追加

さらに、メインＣＰＵ３１ａは、上位バイトデータと下位バイトデータとで、特定領域のビット同士をオア処理するとともに、残りの領域のビット同士をオア処理し、図柄表示データを生成する。 - 特許庁

The probability fluctuation flag is the work area of one byte in a RAM(random access memory) and is set to a set state in a high probability state.例文帳に追加

確率変動フラグは、ＲＡＭにおける１バイトのワークエリアであり、高確率状態ではセット状態になっている。 - 特許庁

The stepping of the counter for generating the random 6 is performed in the remaining time of the interruption processing of 2 ms, and when the next interruption is performed after updating a low order byte and before updating a high order byte, the value of the counter is changed to a non-successive value.例文帳に追加

ランダム６を生成するカウンタの歩進は２ｍｓの割込処理の余り時間で行われ、下位バイト更新後上位バイト更新前に次の割り込みがかかると、カウンタの値は連続しない値に変わる。 - 特許庁

Since the value of the initial value counter is updated by an internal register (S41 to S44) and then saved in the initial value counter in the order of low order byte and high order byte (S45, S46), the value of the updated initial value counter is not a value out of the original update range.例文帳に追加

なお、初期値カウンタの値は内部レジスタで更新された後に（Ｓ４１〜Ｓ４４）、下位バイト上位バイトの順に初期値カウンタへセイブされるので（Ｓ４５，Ｓ４６）、更新後の初期値カウンタの値が本来の更新範囲外の値となることはない。 - 特許庁

The exclusive control channel includes a stream consisting of 20 msec streams, carries a single 18-byte wireless link protocol frame, and the auxiliary channel includes a stream consisting of 20 msec streams, and carries many 18-byte wireless link protocol frames in compliance with high-speed data bursts.例文帳に追加

専用制御チャネルは、２０ｍｓｅｃフレームのストリームを含み、単一の１８バイト無線リンクプロトコルを運び、補助チャネルは、２０ｍｓｅｃフレームのストリームを含み、高速データバーストに適合するために多くの１８バイト無線リンクプロトコルフレームを運ぶ。 - 特許庁

Also, since the value of the initial value counter is updated in an internal register (S41-S44) and then saved to the initial value counter in the order of a low-order byte and a high-order byte (S45, S46), the value of the initial value counter after the updating does not become a value out of an original updating range.例文帳に追加

なお、初期値カウンタの値は内部レジスタで更新された後に（Ｓ４１〜Ｓ４４）、下位バイト上位バイトの順に初期値カウンタへセイブされるので（Ｓ４５，Ｓ４６）、更新後の初期値カウンタの値が本来の更新範囲外の値となることはない。 - 特許庁

A basic pattern setting unit 22 sets a basic pattern while considering a byte order scheme and an RD value of code conversion in the high-speed serial transfer device.例文帳に追加

基本パターン設定部２２は、高速シリアル転送デバイスにおけるバイト順序方式と符号変換のＲＤ値を考慮したうえで基本パターンを設定する。 - 特許庁

In the exclusive purpose storage area, an address is formed of two or more bytes, and a carry storage area including a carry from a low order byte of the address to a high order byte is set as an area for storing data in an accessible form according to the value of a counter or a predetermined array list.例文帳に追加

また、専用記憶領域はアドレスを複数バイトで構成し、アドレスの下位バイトから上位バイトへの桁上がりを含む桁上がり格納領域を、カウンタもしくは所定の配列リストの値に応じてアクセス可能な形式でデータを記憶する領域とする。 - 特許庁

Also, the value of a refresh register 111R updated at each instruction fetch is extracted as the random number for working and added to the high-order byte of the general purpose register 111R.例文帳に追加

また、命令フェッチ毎に更新されるリフレッシュレジスタ１１１Ｒの値を加工用の乱数として抽出し、汎用レジスタ１１１Ｒの上位バイトに加算する。 - 特許庁

Jackpot determining processing uses low-order byte 8-bit data of the latched 16-bit data, as a random number value for determining a special symbol, and variation pattern selecting processing uses high-order byte 8-bit data of the latched 16-bit data, as a random number value for variation pattern.例文帳に追加

ラッチされた１６ビットのデータのうち下位バイトの８ビットのデータを特別図柄判定用乱数値として、大当たり判定処理に用いて、ラッチされた１６ビットのデータのうち上位バイトの８ビットのデータを変動パターン用乱数値として、変動パターン選択処理に用いる。 - 特許庁

An address controller 41 controls read and write addresses for a buffer memory 42 in accordance with a control signal so as to equally include an upper order byte being a code word including only a symbol with a low error rate, and a lower order byte being a code word including only a symbol with a high error rate.例文帳に追加

アドレスコントローラ４１は、制御信号に基づいて、バッファメモリ４２に対する読み出しアドレス又は書き込みアドレスを制御し、誤り率の低いシンボルのみを含む符号語である上位バイトと、誤り率の高いシンボルのみを含む符号語である下位バイトとが均等に含まれるようにする。 - 特許庁

When neither of the high-order byte and low-order byte of the winning flag storage register is 0 (S902, S903), since it means that a display result to be the winning for both of a bonus and a small role is derived to a variable display device, control to RAM abnormality error processing is performed.例文帳に追加

入賞フラグ格納レジスタの上位バイトと下位バイトの両方ともが０になっていないときには、可変表示装置にボーナスと小役の両方に入賞となる表示結果が導出されてしまっていることになるので、ＲＡＭ異常エラー処理に制御する。 - 特許庁

Programs including much parallelism are constituted by using a Java language, Java byte codes and a queue calculation method to construct a safe and high speed virtual system with reduced program volume.例文帳に追加

Ｊａｖａ言語、Ｊａｖａバイトコードを用い、キュー計算方法を用いて並列性を多く含んだプログラムを構成し、プログラム量が少なく安全で高速な仮想システムを構築する。 - 特許庁

To provide a data processor capable of realizing 'a processing to perform insertion and extraction of data to a prescribed byte position on a register' at high speed and in short size of instruction codes.例文帳に追加

「レジスタ上の特定のバイト位置に対してデータの挿入, 抽出を行う処理」を高速かつ短い命令コードサイズで実現することが可能なデータ処理装置の提供を目的とする。 - 特許庁

An application is preliminarily executed in a preload executable module to convert a method whose use frequency is high into a platform dependent compiled code, and to convert a method whose use frequency is low into a platform independent byte code for generating preload class where the platform dependent compiled code coexists with the platform independent byte code.例文帳に追加

プレロード実行可能モジュールにおいて予めアプリケーションを実行させることにより、使用頻度の高いメソッドをプラットフォーム依存なコンパイル済みコードとし、使用頻度の低いメソッドをプラットフォーム非依存なバイトコードとすることで、プラットフォーム依存なコンパイル済みコードとプラットフォーム非依存なバイトコードを混在させたプレロードクラスを生成する。 - 特許庁

By making the second compression data form 15c be a compression data form in which a data size, corresponding to a data string with a high rate of appearances at four-byte intervals in a program to be executed by the CPU having the four-byte command mode, is small, the data compression program may achieve the data compression rate higher than that of the conventional slide dictionary system.例文帳に追加

このうち第２圧縮データ形式１５ｃを、４バイト命令モードを有するＣＰＵが実行するプログラム中に４バイト間隔で出現する割合が高いデータ列に対応したデータサイズが小さい圧縮データ形式としたことより、従来のスライド辞書方式よりも高いデータ圧縮率を実現することができる。 - 特許庁

To solve the following problem: when a clock signal becomes a high frequency, a setup time cannot be secured among the clock signal CLK, a chip select signal CS that is a control signal, a read/write signal nRW and a byte write signal EN.例文帳に追加

クロック信号が高周波数になると、クロック信号ＣＬＫと、制御信号であるチップセレクト信号ＣＳ、リードライト信号ｎＲＷ及びバイトライト信号ENとの間のセットアップ時間が確保できない。 - 特許庁

In the game machine, a random number generation circuit 115 is composed of a 2-byte low-order counter 115b and high-order counter 115c updating a value in accordance with a pulse signal generated by a pulse generation circuit 115a.例文帳に追加

乱数発生回路１１５は、パルス発生回路１１５ａが発生したパルス信号に従って値を更新する合計で２バイトの下位カウンタ１１５ｂ及び上位カウンタ１１５ｃから構成されている。 - 特許庁

To provide a means to solve a delay caused by a JIT compiler serving as an intermediate language high-speed execution mechanism in execution of a JAVA (R) program achieving a user interface by using a byte code accelerator.例文帳に追加

ユーザーインターフェースを実現するＪａｖａ（登録商標）プログラムを実行する場合、中間語の高速実行手法であるＪＩＴコンパイラが原因で生じる遅延を、バイトコードアクセラレータを使用して解消する手段を提供する。 - 特許庁

To provide picture communication equipment which can receive a picture from all the destinations since the FIF of a DIS signal at the time of call-incoming is made to be 4 byte and which can receive a picture corresponding to a high-performance since a DIS signal of FIF longer than 4 byte is transmitted when specific information is detected in facsimile equipment capable of detecting the telephone number of an originating person.例文帳に追加

発信人電話番号を検出可能なファクシミリ装置において、着信時のＤＩＳ信号のＦＩＦを４バイトとするので、全宛先からの受信が可能になり、また、特定情報を検出したときには、４バイトよりも長いＦＩＦのＤＩＳ信号を送信するので、高機能に対応した受信が可能になる画像通信装置を提供することを目的とするものである。 - 特許庁

To provide a semiconductor memory device finding out a blank page in which the whole of a page is in a data initialized state (erased state) at high speed without reading out data in the page in a byte unit and its blank page retrieval method.例文帳に追加

ページ内のデータをバイト単位で読み出すことなく、ページ全体がデータ初期状態（消去状態）にあるブランクページを高速に見つけ出すことができる半導体記憶装置及びそのブランクページ検索方法を提供することを目的とする。 - 特許庁

A network element NE 1 is in subordinate synchronization with a main synchronous clock generator 19, sets a value of '1010' as a recognition number of the subordinate synchronization direction to the high-order 4 bits of an S1 byte of the multi-section overhead MSOH of a synchronous transfer mode STM-n signal and transmits the resulting signal to a NE 2.例文帳に追加

ＮＥ１は、主同期クロック発生装置１９に従属同期するとともに、ＳＴＭ−ｎ信号のＭＳＯＨのＳ１バイトの上位４ビットに、従属同期方向認識番号として、“１０１０”という値を設定し、ＮＥ２に伝送する。 - 特許庁

In this state, after byte unit data including invalid data in the write signal are stored in a plurality of storing means 211 to 214 for a plurality of bytes, a high speed switching means 22 is controlled based on the valid/invalid flag of the byte-unit data to remove the invalid data by selecting output paths of a plurality of storing means and sort to output a plurality of valid data in a given order.例文帳に追加

この状態において書き込み信号のも__とに無効データを含むバイト単位データを複数のバイト分について複数の記憶手段２１_1〜２１_4に記憶した後、バイト単位データの有効・無効フラグに基づいて高速スイッチング手段２２を制御し、複数の記憶手段の出力経路を選択しながら無効データを除去する一方、所定の順番に複数バイトの有効データを整列し出力するネットワーク中継装置である。 - 特許庁

A data transfer circuit 24 inputs the control signal and makes the double clock effective for each of the high and low levels of the reference signal to transfer data, a byte enable signal, and a data parity signal through the PCI bus 10 in response to the double clock.例文帳に追加

データ転送回路２４は、制御信号を入力し、高速ＰＣＩ転送許可フラグ２２がセットされていると、基準信号のレベルの高低毎に２逓倍クロックを有効化し、ＰＣＩバス１０上に、データ，バイトイネーブルおよびデータパリティを２逓倍クロックに応答して転送する。 - 特許庁