「input delay」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

A delay circuit 200 delays a data signal transmitted by a data input line 101, while synchronizing the data signal, with a clock signal transmitted by a clock input line 102 and outputs the data signal as a delayed data signal to a delay data line 201 by prescribed delayed time.例文帳に追加

遅延回路２００は、クロック入力線１０２により伝送されてくるクロック信号に同期して、データ入力線１０１により伝送されてくるデータ信号を、所定の遅延時間遅延させて遅延データ信号として遅延データ線２０１に出力する。 - 特許庁

The oscillation circuit oscillates at a first frequency by enabling the delay speed adjustment circuit when no test signal is input and oscillates at a second frequency shorter than the first frequency by disabling the delay speed adjustment circuit when the test signal is input.例文帳に追加

発振回路は、テスト信号が入力されていないとき、遅延速度調整回路を有効にして第１の周期で発振し、テスト信号が入力されているとき、遅延速度調整回路を無効化して、第１の周期よりも短い第２の周期で発振する。 - 特許庁

The phase control means synchronizes the phase of a 1st signal to be an external input signal with that of a 2nd signal obtained by delaying the input signal by a prescribed delay value.例文帳に追加

位相調整手段は、外部からの入力信号である第１信号と該入力信号を所定の遅延量で遅延させてなる第２信号との間で位相の同期をとる。 - 特許庁

In the measurement of the group delay, a phase change of the heterodyne beat signal caused by the non-uniform change of the input light signal is compensated by a measured value of the optical frequency of the input light signal.例文帳に追加

群遅延の測定において、入力光信号の一様でない変化によるヘテロダインビート信号の位相変化は、入力光信号の光周波数の測定値により補償される。 - 特許庁

An output signal ZA from an NAND 48a is supplied to a first input of an NAND 48b as well as to a second input of the NAND 48b through a delay circuit.例文帳に追加

ＮＡＮＤ４８ａの出力信号ＺＡを、ＮＡＮＤ４８ｂの第１入力に与えると共に遅延回路を介してこのＮＡＮＤ４８ｂの第２入力に与える。 - 特許庁

An output signal ZB of the NAND 48b is supplied to a first input of the NAND 48a as well as a second input of the NAND 48a through a delay circuit.例文帳に追加

また、ＮＡＮＤ４８ｂの出力信号ＺＢを、ＮＡＮＤ４８ａの第１入力に与えると共に遅延回路を介してこのＮＡＮＤ４８ａの第２入力に与える。 - 特許庁

At the same time, as transmission delay time is equalized for each input signal corresponding to a take-in circuit, a wiring transmitting an input signal can be arranged with the minimum limit area.例文帳に追加

同時に、取込回路に対応する入力信号ごとに伝搬遅延時間が等しくされているため、入力信号を伝達する配線を最小限の面積で配置できる。 - 特許庁

When a plurality of activated paths on which signals are propagated exist at a delay test, an extraction unit 11 extracts the multi-input cell having two or more activated paths input thereto.例文帳に追加

遅延試験時に信号が伝播した活性化パスが複数存在する場合、抽出部１１により２以上の活性化パスが入力されている多入力セルが抽出される。 - 特許庁

To set input/output characteristics to ideal characteristics (straight line) without using any conversion expression in an apparatus for performing A/D conversion on an analog input signal using a pulse delay circuit.例文帳に追加

パルス遅延回路を用いてアナログ入力信号をＡ／Ｄ変換する装置において、変換式を用いることなく、入出力特性を理想特性（直線）に設定できるようにする。 - 特許庁

The delay analysis equipment 500 executes critical path detection process by a detection part 503 when a timing analysis result (a timing list 400) is input by an input part 501.例文帳に追加

遅延解析装置５００は、入力部５０１により、タイミング解析結果（タイミングリスト４００）が入力された場合、検出部５０３により、クリティカルパス検出処理を実行する。 - 特許庁

An inverter circuit 8, delay circuits 9, 10 and selection circuits 3, 4, 5 receive an input clock to generate a plurality of window signals thereby detecting any change point (such as a noise) in input data among them.例文帳に追加

入力クロックをインバータ回路８、遅延回路９、１０及び選択回路３、４、５にて複数のウィンドウ１、２、３を生成し、その間の入力データの変化点（ノイズ等）を検出する。 - 特許庁

When the delayed signal (S1) is output from a selector 73, the coordinate transformation-timing signal (S0) is input into an AND gate 74 while the delay signal (S1) is reversed to be input thereinto.例文帳に追加

セレクタ７３から遅延信号（Ｓ１）が出力される場合、ＡＮＤゲート７４には遅延信号（Ｓ１）が反転入力されるとともに座標変換タイミング信号（Ｓ０）が入力される。 - 特許庁

To provide a level conversion circuit in which it is unnecessary to adjust a circuit constant and a delay period of time from transition of an input signal to transition of an output signal does not largely depend on the transition direction even when the gradient of the input signal chages.例文帳に追加

入力信号の遷移から出力信号が遷移するまでの遅延時間を、ロウレベルからハイレベルへの遷移、ハイレベルからロウレベルへの遷移のいずれもほぼ同じにする。 - 特許庁

A timing value of the selected order circuit cell and a minimum path delay value of the searched multi-input cell are compared, and it is decided whether the searched multi-input cell is the glitch occurrence circuit.例文帳に追加

選択された順序回路セルのタイミング値と、探索された多入力セルの最小パス遅延値を比較し、探索された多入力セルがグリッチ発生回路であるか否かを判定する。 - 特許庁

The delay analysis device 500 accepts the input of the timing analysis result of an analysis object circuit 300, and a detection part 502 detects a critical path from the input timing analysis result.例文帳に追加

遅延解析装置５００は、解析対象回路３００のタイミング解析結果の入力を受け付け、検出部５０２により、入力されたタイミング解析結果からクリティカルパスを検出する。 - 特許庁

This game machine is so constituted that, when the power supply is started, a reset signal is immediately input in a payout control CPU and input to a CPU after delayed by a delay circuit.例文帳に追加

遊技機に対して電力供給が開始されると、リセット信号が直ちに払出制御用ＣＰＵに入力され、ＣＰＵへは遅延回路で遅延されてから入力される。 - 特許庁

To define setup time and hold time of input data in relation to the input clock and I/O path delay time of output data in relation to the input clock when the clock of a built-in PLL is used in a macro cell.例文帳に追加

マクロセルにおいて内蔵ＰＬＬのクロックを使用するとき、入力クロックに対する入力データのセットアップ時間及びホールド時間、並びに入力クロックに対する出力データのＩ／Ｏパス遅延時間を定義できるようにする。 - 特許庁

The signal output circuit (1) for controlling an output of the input signal includes: a digital delay circuit (42) for delaying the control signal for controlling the operation of the internal circuit by means of digital processing; and switches (22, 32) for muting the input signal in response to a delay output of the digital delay circuit.例文帳に追加

本発明は、入力信号の出力を制御する信号出力回路（１）であって、 内部回路の動作を制御する制御信号をディジタル処理により遅延させるディジタル遅延回路（４２）と、前記ディジタル遅延回路の遅延出力に応じて前記入力信号をミュートさせるスイッチ（２２、３２）とを有することを特徴とする。 - 特許庁

To provide a cell delay discard buffer device and a method for correcting cell delay discard control for preventing a problem that a cell to be transmitted is discarded from occurring even when the interval input of cell flow or the like to a cell buffer is not guaranteed in the cell delay discard buffer device after exchange processing of input cell flow to one line from a plurality of lines.例文帳に追加

複数方路から１方路への入力セル流交換処理後のセル遅延廃棄バッファ装置において、セルバッファヘのセル流等間隔入力が保証されない場合であっても、透過すべきセルが廃棄される不具合が発生しないようにしたセル遅延廃棄バッファ装置およびセル遅延廃棄制御の補正方法を提供する - 特許庁

Upon initially starting up the system of the electronic device, the input timing to input the power supply signal C1 output from a VGA controller 4 to an FET 7 in accordance with the power supply sequence stored in the VGA-BIOS is delayed by a delay circuit 5 based on the delay time of the power supply signal C1 set in the delay setting file 3b.例文帳に追加

当該電子機器のシステム起動当初において、ＶＧＡ−ＢＩＯＳに記憶された電源シーケンスに従ってＶＧＡコントローラ４から出力される電源信号Ｃ１がＦＥＴ７に入力されるタイミングを、遅延設定ファイル３ｂに設定された電源信号Ｃ１の遅延時間で遅延回路５により遅延させる。 - 特許庁

The adder section 7 adds the signal fed from the variable HPF 6 to the input signal delayed by a delay section 2 to provide an output signal.例文帳に追加

加算部７は、可変ＨＰＦ６が送る信号を遅延部２により遅延された入力信号に加算して出力信号とする。 - 特許庁

An input delay circuit 10 delays the reference pulse stream so that a pulse can arrive at the switch 14 after arriving at a switch control circuit.例文帳に追加

入力遅延回路１０は、基準パルス列を遅延してパルスがスイッチ制御回路に達する後にスイッチ１４に達するようにする。 - 特許庁

To dissolve sense of incongruity and to prevent the occurrence of a sound cut by reducing a delay time from an input of the musical sound data to sound generation.例文帳に追加

楽音データの入力から発音までの遅延時間を小さくして違和感を解消するとともに、音切れの発生を防止する。 - 特許庁

The 2nd threshold T2 is set to a decision section 111 to perform error diffusion processing (110 to 114) for delay image data In2 of the input image.例文帳に追加

第２閾値Ｔ２を判定部１１１に設定して、入力画像の遅延画像データＩｎ２を誤差拡散処理（１１０〜１１４）する。 - 特許庁

To provide a communication device which make the delay time between an input signal and a receive signal as short as possible.例文帳に追加

入力信号と受信信号との遅延時間をできるだけ短くするようにした通信装置を提供することを目的とする。 - 特許庁

A delay register 2 delays the input video signal by the predetermined number of clocks, and a register 3 holds the head data of a horizontal direction.例文帳に追加

遅延レジスタ２は入力映像信号を所定数のクロックだけ遅延させ、レジスタ３は水平方向の先頭データを保持する。 - 特許庁

A variable delay circuit 10 successively delays an input clock CKin to generate delayed clocks CK(1) to CK(k) having different phases.例文帳に追加

可変遅延回路１０は、入力クロックＣＫｉｎを順次遅延させ、それぞれ位相が異なる遅延クロックＣＫ（１），・・・ＣＫ（ｋ）を生成する。 - 特許庁

To provide a packet scheduling method and apparatus by which low delay transfer and band control can be attained even if an input line speed is increased.例文帳に追加

入力回線速度が増大しても、低遅延転送および帯域制御が可能なパケットスケジューリング方法および装置を得る。 - 特許庁

An image signal B output from a gradation correction part 3 is input in a variation calculation part and a delay part of a gradation processing part 4.例文帳に追加

階調補正部３から出力された画像信号Ｂは、階調処理部４の変化量算出部と遅延部とに入力される。 - 特許庁

To provide a level shift circuit decreasing a difference each delay time between a leading and a trailing of an output signal with respect to an input signal.例文帳に追加

入力信号に対する出力信号の立ち上がりと立ち下がりの各遅延時間の差を小さくできるレベルシフト回路を得る。 - 特許庁

To achieve a reconstruction technique permitting a high speed progress of a reconstruction process of stored data with a minimum delay in an input/output command.例文帳に追加

入出力コマンドの遅延を最小限に留めながら、記憶データの再構築処理の進行が早い再構築技術を実現する。 - 特許庁

A multiplication block 20 finds a multiplication value w.xi using the delay time di of an input pulse xi based on a coupling coefficient w.例文帳に追加

乗算ブロック２０は、入力パルスｘ_i の遅延時間ｄ_i を用い、結合係数ｗに基づいて乗算値ｗ・ｘ_i を求める。 - 特許庁

To delay a reset operation by input of a reset signal during data writing to a storage device by a time necessary for the data writing.例文帳に追加

記憶装置へのデータ書き込み中のリセット信号入力によるリセット動作を、データ書き込みに必要な時間だけ遅延させる。 - 特許庁

Delay and distortion of the signal which is input from the transfer signal generation circuit to the flip flop circuit can be therefore reduced.例文帳に追加

そのため、転送信号生成回路からフリップフロップ回路へ入力される信号の遅延若しくは鈍りを低減することができる。 - 特許庁

To provide a communication apparatus which performs data communication without reducing a data transfer rate by measuring input delay of serial data.例文帳に追加

シリアルデータの入力遅延を計測して、データ転送レートを下げずにデータ通信を行なうことが可能な通信装置を提供すること。 - 特許庁

To increase anoperation speed of a semiconductor integrated circuit by suppressing dispersion of a delay time depending on an input signal (data) pattern.例文帳に追加

入力信号（データ）パタンに依存した遅延時間のばらつきを抑制することによって、半導体集積回路の動作を高速化する。 - 特許庁

Three continuous pixel data X1, X2, X3 are obtained by the input terminal 200 and delay circuits 201, 202.例文帳に追加

そして入力端子２００、遅延回路２０１、２０２によって、連続する３つの画素データＸ１、Ｘ２、Ｘ３を取得が取得される。 - 特許庁

The input IP packets are transferred via the LSP which is ensured in its transmission delay, according to the priority thereof in the photonic network.例文帳に追加

フォトニックネットワークにおいて、入力するＩＰパケットをその優先度に応じて、伝送遅延を保障されたＬＳＰを介して転送する。 - 特許庁

Accordingly, each authentication data of M, Y, and K is input to the ASIC 7 with a delay time of 1:2:3 with respect to the authentication data of C.例文帳に追加

このため、Ｍ，Ｙ，Ｋの認証データは、Ｃの認証データに対して、１：２：３の遅れ時間をもってＡＳＩＣ７に入力される。 - 特許庁

The optical delay element includes: an input port; an output port; an optical waveguide; a ring resonator; a first coupling part; and a second coupling part.例文帳に追加

光遅延素子は、入力ポート、出力ポート、光導波路、リング共振器、第１の結合部、及び、第２の結合部を備える。 - 特許庁

A second delay apparatus delays the output signal of the OR gate for integral multiple of period of the input data, and supplies it to the OR gate.例文帳に追加

第２遅延器はＯＲゲートの出力信号を入力データの周期の整数倍だけ遅延させてＯＲゲートに供給する。 - 特許庁

Units 10 having one or a plurality of delay circuits for delaying the phases of input pulses, a multiplexer circuit 12 for selecting and outputting either one or a plurality of delay pulses whose phases are delayed by the delay circuits or the input pulses and a circuit 13 for generating timing pulses obtained by delaying the phases of the input pulses by a time required for selection by the multiplexer circuits are connected in multiple stages.例文帳に追加

入力パルスの位相を遅延する一または複数の遅延回路１１と、この遅延回路によって位相が遅延された一または複数の遅延パルス並びに入力パルスのいずれかを選択して出力するマルチプレクサ回路１２と、このマルチプレクサ回路による選択に要する時間だけ入力パルスの位相を遅延したタイミングパルスを生成する遅延回路１３と、を備えるユニット１０を多段に連結する。 - 特許庁

To prevent a delay in the parity circuit and the number of elements thereof from being increased and to avoid a coupling coefficient from being exponentially increased with respect to an input number.例文帳に追加

パリティ回路の遅延及び素子を増大させず、かつ、結合係数が入力数に対して指数的に増大しないようにする。 - 特許庁

The 1PPS signal input to the spare side is returned to the current side via a cable 102 having an amount of delay equal to that of the cable 101.例文帳に追加

予備側に入力された１ＰＰＳ信号は、ケーブル１０１と遅延量が等しいケーブル１０２を介して現用側に戻される。 - 特許庁

According to the frequency of the clock signal, one of a plurality of delay quantities is selected so as to be imposed on the input clock signal.例文帳に追加

上記クロック信号の周波数に応じて、複数の遅延量の１つが、上記入力クロック信号に課されるために選択される。 - 特許庁