「input phase」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

At a high signal input when the PIN diodes connected to the main microstrip line are turned on, the limiter circuit cancels a signal leaked through the PIN diodes and a signal passing through the bypass circuit by reversing the phase of the former signal to the phase of the latter signal.例文帳に追加

主マイクロストリップ線路に接続されたＰＩＮダイオードがオン状態となる大信号入力時に、ＰＩＮダイオードをリークした信号の位相とバイパス回路を通過した信号の位相とを逆位相として互いに打ち消す。 - 特許庁

Caption 3 is a phase synchronization means that is provided to an output side of the reception section 2 and can be configured with a PLL circuit that locks its phase at a frequency equivalent to the interference wave in a received input signal for example.例文帳に追加

３は受信部２の出力側に設けられている位相同期手段であり、例えば入力された信号の妨害波に相当する周波数で位相が同期するＰＬＬ回路によって構成することができる。 - 特許庁

To provide a gain control circuit and a gain control method using the same, etc. with a simple circuit configuration, having a smooth phase variation produced in an input signal when adjusting the gain, and a small phase variation amount thereof.例文帳に追加

回路構成が簡素で、利得を調節したときに、入力信号に生じる位相変化が滑らで、かつ、その位相変化量が小さい利得制御回路及びこの回路を用いる利得制御方法等を提供すること。 - 特許庁

A phase setting section 30 sets a phase δ of the output voltage vector of the inverter IV based on the sum of outputs of a proportional element and an integral element where a difference between the request torque Tr and an estimated torque Te is used as an input.例文帳に追加

位相設定部３０では、要求トルクＴｒと推定トルクＴｅとの差を入力とする比例要素および積分要素の出力同士の和に基づきインバータＩＶの出力電圧ベクトルの位相δを設定する。 - 特許庁

A non-inverted in-phase analog signal BBI, an inverted in-phase analog signal BBIB, a non-inverted orthogonal analog signal BBQ and an inverted orthogonal analog signal BBQB are respectively supplied to input electrodes of M1 to M4.例文帳に追加

Ｍ１〜Ｍ４の入力電極に、非反転同相アナログ信号ＢＢＩと反転同相アナログ信号ＢＢＩＢと非反転直交アナログ信号ＢＢＱと反転直交アナログ信号ＢＢＱＢとがそれぞれ供給される。 - 特許庁

Among the pole plates of each pair of the thin film piezoelectric resonator 103, the pole plates fitted to the different surfaces of the thin film piezoelectric resonator 103 are grounded to obtain a resonance output whose phase is inverted to the phase of an input signal.例文帳に追加

この薄膜圧電共振器１０３各対の極板のうち薄膜圧電体１０３の異なる面に取り付けられる極板を接地することにより、入力信号に対して位相の反転した共振出力を得る。 - 特許庁

Buffer circuits 11, 12 adjust a leading time or trailing time with respect to input signals INP, INM, respectively, and output as a positive phase output signal OUTP and a negative phase output signal OUTM, respectively.例文帳に追加

バッファ回路１１、１２は、それぞれ入力信号ＩＮＰ、ＩＮＭに対して立ち上り時間または立ち下り時間を調整してそれぞれ正相出力信号ＯＵＴＰ、逆相出力信号ＯＵＴＭとして出力する。 - 特許庁

When the input signal is adjusted by means of a level adjusting circuit 13 and a phase adjusting circuit 14 so that the signal may become the opposite phase of the monitor output at the same level, only the distortion component of the LD 12 is extracted from the multiplexer 15.例文帳に追加

この時、入力信号をレベル調整回路１３，位相調整回路１４にてモニタ出力と同一レベル逆相となる様に調整すれば、合波器１５からはＬＤ１２の歪成分のみが抽出される。 - 特許庁

The load unit is coupled between the input stage and a second power voltage, and configured to output a differential output signal "out", "outb" based on differentially amplifying of the first phase signal and the at least two phase signals.例文帳に追加

負荷部は、前記入力端と第２電源電圧との間に連結され、前記第１位相信号と前記少なくとも２つの位相信号とを差動増幅した差動出力信号（ｏｕｔ，ｏｕｔｂ）を出力する。 - 特許庁

The phase determining equipment 10 is constituted by an observer 10a and a speed estimating equipment 10b, wherein for the observer, the voltage/current information of the stator and the speed estimate of a rotor are taken as the input factors, while an initial phase estimate of the rotor is taken as the output factor.例文帳に追加

位相決定器１０は、固定子の電圧電流情報と回転子速度推定値を入力とし回転子の初期位相推定値を出力とするオブザーバ１０ａと、速度推定器１０ｂとで構成する。 - 特許庁

A three-phase PWM brushless DC motor control circuit 20 includes a three-phase bridge circuit 22, a controller 10 and a pulse circuit 30, high-side drivers 26A, 26B, 26C, and dual input NOR gate circuits 28A, 28B, 28C.例文帳に追加

三相ＰＷＭブラシレス直流モータ制御回路２０は、三相ブリッジ回路２２と、コントローラ１０とパルス回路３０と、ハイサイドドライバ２６Ａ、２６Ｂ、２６Ｃと、２入力ＮＯＲゲート回路２８Ａ、２８Ｂ、２８Ｃで構成される。 - 特許庁

The class-AB output circuit (80) has a current buffer circuit which inputs the first and second signals as a differential input and amplifies it, and controls a phase compensation capacitance and a current that flows in the phase compensation capacitance.例文帳に追加

ＡＢ級出力回路（８０）は、第１信号および前記第２信号を差動入力として増幅し、位相補償用容量および位相補償用容量に流れる電流を制御する電流バッファ回路を備える。 - 特許庁

A parameter correction means 156 corrects a parameter K based on a difference between the load (input torque) calculated by a difference delivery means 154 in a phase specified by a phase specification means 152 and drive force (muscle power).例文帳に追加

パラメータ補正手段１５６では、フェーズ特定手段１５２によって特定されたフェーズにおける差分導出手段１５４によって算出された負荷（入力トルク）と駆動力（筋力）との差に基づいてパラメータＫを補正する。 - 特許庁

In this method, current feedback signals ia and ib and grid phase voltage input signals Ua-g, Ub-g, and Uc-g are detected so as to synchronize the auxiliary power source 10 with the power grid, by controlling the three-phase output voltages Ua-p, Ub-p, and Uc-p of the auxiliary power source 10.例文帳に追加

本発明は、補助電源10の三相出力電圧Ua＿p，Ub＿p及びUc＿pを制御してパワー・グリッドと同期させるために、電流フィードバック信号ia及びibとグリッド位相電圧入力信号Ua＿g，Ub＿g及びUc＿gを検出する。 - 特許庁

To provide a motor-driven compressor having a structure connecting three-phase electric wire of two parallel lines to three-phase winding wire of two parallel lines of a motor, and preventing a short circuit between input terminals.例文帳に追加

モータの並列２系統の三相捲線に並列２系統の三相電線を接続するように構成した電動式圧縮機であって、入力ターミナルの端子間でショートを起こさない電動式圧縮機を提供する。 - 特許庁

This method is provided for controlling the automatic gain and phase shift applied to the input signal of an amplifier under changing consitions, and a feed forward circuit 100 is provided with an automatic gain and a phase controller.例文帳に追加

本発明は、変化する条件のもとで増幅器の入力信号に適用されている振幅利得および移相を制御するための方法ならびに自動利得および位相制御器を組み込んだフィード・フォワード回路である。 - 特許庁

Since the SSR starts its conduction at a prescribed phase angle independently of the phase of the AC input voltage at application of a power switch SW, the transient current flowing through the degaussing coil is suppressed and the highest degaussing effect can be obtained.例文帳に追加

電源スイッチＳＷ投入時の交流入力電圧の位相に関わらず、ＳＳＲは所定の位相角で導通を開始するため、消磁コイルに流れる過渡電流が抑えられて、最も高い消磁効果を得ることができる。 - 特許庁

To obtain a phase detector provided with a normalizing processing function that corrects a spike phase noise included in an input signal in the case of measuring waveform quality of a CDMA modulation signal.例文帳に追加

本発明の課題は、ＣＤＭＡ変調信号の波形品質測定に際して、その入力信号に含まれる大きいスパイクの位相雑音を補正できる正規化処理機能を備えた位相検出装置を提供することである。 - 特許庁

To facilitate miniaturization of a circuit scale, formation of LSI with regard to a phase comparator for PLL type data retiming, and generate a clock signal for retiming about the optimum phase relationship even for either of a low-speed or high-speed input signal.例文帳に追加

ＰＬＬ型データリタイミング用位相比較器に関し、回路規模の小型化、ＬＳＩ化を容易にし、低速及び高速の何れの入力信号に対しても、最適な位相関係のリタイミング用クロック信号の生成を可能にする。 - 特許庁

The optical device includes: spatial interference type interferometers 2, 3 having different light-condensing positions in accordance with a phase of a first beam input; and a plurality of light-receiving elements 5 disposed corresponding to the light-condensing positions in accordance with the phase of the first beam.例文帳に追加

入力される第１光の位相に応じて集光位置が異なる空間干渉型の干渉計２，３と、前記第１光の位相に応じた前記集光位置に対応して配置された複数の受光素子５と、をそなえる。 - 特許庁

By adjusting a capacitance value of the phase adjustment capacitor 331 from large to small, second harmonic wave input impedance viewed from a transistor 4 on a polar chart is controlled to perform phase rotation within a range of +180° to +360°.例文帳に追加

この位相調整用コンデンサ３３１の容量値を大から小へと調整することで、ポーラチャート上でトランジスタ４から見た２次高調波入力インピーダンスを＋１８０°〜＋３６０°の範囲で位相回転制御させる。 - 特許庁

A feature value class classifying part 233 computes a position relation between a pixel of interest among a group of pixels forming the horizontal waveform of the input image and an edge region included in the waveform as a phase in order to convert the image from the input image to the output image, and classifies the pixel of interest based on the phase.例文帳に追加

特徴量クラス分類部２３３は、入力画像から出力画像に変換するために、入力画像の水平方向の波形を形成している画素群のうちの注目画素と、その波形に含まれるエッジ領域との位置関係を位相として算出し、その位相に基づいて、注目画素をクラス分類する。 - 特許庁

To provide a lock detector circuit and a PLL circuit comprising it which never outputs a lock detection signal having an erroneous content, even when a phase synchronization is nearly obtained, an input signal suddenly stops or the phase difference is instantaneously 0 in a process of synchronizing with the input signal.例文帳に追加

位相同期に近づいた場合や入力信号が突然停止した場合、あるいは、出力信号が入力信号に同期する過程において瞬時的に位相差が０となる場合であっても、誤った内容のロック検出信号を出力しないロック検出回路、および、それを備えるＰＬＬ回路を提供する。 - 特許庁

The master chaos laser 312 of a transmitter 311 generates an optical signal by chaos oscillation, an input receiving part 314 receives an input of a digital signal, a phase modulator 313 modulates the phase of the optical signal generated by the digital signal, a transmitting part 315 transmits the modulated optical signal.例文帳に追加

送信装置３１１のマスタカオスレーザ３１２は、カオス発振により光信号を発生させ、入力受付部３１４は、ディジタル信号の入力を受け付け、位相変調器３１３は、ディジタル信号で、発生された光信号の位相を変調させ、送信部３１５は、変調された光信号を送信する。 - 特許庁

A frequency spectrum (including phase components) of an input signal is detected by a frequency detecting circuit 3 and this detected frequency spectrum (including phase components) and the frequency spectrum of an input signal registered in advance are compare-collated by a frequency spectrum collating circuit 4.例文帳に追加

入力信号の周波数スペクトラム（位相成分も含む）を周波数検出回路３で検出し、この検出された周波数スペクトラム（位相成分も含む）と予め登録されている当該入力信号の周波数スペクトラム（位相成分も含む）とを、周波数スペクトラム照合回路４で比較照合する。 - 特許庁

With respect to a phase step amount ΔPhase calculated from an applied frequency setting value input by a user at an input part 6, a CPU 15 performs processing to suppress the effect of jitter occurrence in the first and second DDSs 2a and 2b by correcting the step amount ΔPhase into a frequency that can be cut off by LPFs 8 and 9 of a phase detection circuit 10.例文帳に追加

ユーザが入力部６にて入力した印加周波数設定値から算出された位相ステップ量ΔPhaseに対して、CPU15の処理により該位相ステップ量ΔPhaseを位相検波回路１０のLPF８、９でカットオフできる周波数に補正することで、第１のDDS２ａ及び第２のDDS２ｂでのジッタの発生の影響を抑制する。 - 特許庁

Even when the phase of the input signals of the correlator 11 is changed by ±1 chip from the phase detected in the synchronization part 13, since signals to be inversely spread originally are inputted to the adder 15 from the input side of the first delay device 14-1 or the output side of the first delay device 14-2, a correct correlation value is obtained.例文帳に追加

相関器11の入力信号の位相が同期部13で検出した位相に対して±１チップ変化したとしても、本来逆拡散すべき信号は、第１遅延器14-1の入力側または第１遅延器14-2の出力側から加算器15に入力されるので、正しい相関値を得ることができる。 - 特許庁

In a clock regenerator and a clock regeneration method, a clock synchronized with an input signal is generated, and a head bit of synchronous data in a specified pattern added to the head of each packet contained in an input signal is detected, and when the head bits of the synchronous data are detected, the phase of the clock is reset to the initial phase.例文帳に追加

クロック再生装置及びクロック再生方法において、入力信号に同期したクロックを生成し、入力信号に含まれる各パケットの先頭に付加された所定パターンの同期データの先頭ビットを検出し、同期データの先頭ビットを検出したときに、クロックの位相を初期位相にリセットするようにした。 - 特許庁

Differential input signals Vin+, Vin- are received by a differential input/single-phase output type voltage/current converting amplifier Gm1, a single-phase output signal of the voltage/current converting amplifier Gm1 is received by one floating register comprised of transistors P1, N2, and transistors P2, N2 of the output stage are driven by the floating register.例文帳に追加

差動入力信号Ｖin+，Ｖin-を差動入力／単相出力型の電圧−電流変換増幅器Ｇｍ１で受け、電圧−電流変換増幅器Ｇｍ１の単相出力信号をトランジスタＰ１，Ｎ２による一つのフローティングレジスタで受けて、フローティングレジスタにより出力段のトランジスタＰ２，Ｎ２を駆動する。 - 特許庁

This DLL circuit 100 is provided with a delay circuit 110 for generating an output clock signal SIGOUT by delaying an input clock signal SIGIN and a phase comparing circuit 120 for comparing a phase of the output clock signal SIGOUT with that of the input clock signal SIGIN.例文帳に追加

本発明に従うＤＬＬ回路１００は、入力クロック信号ＳＩＧＩＮを遅延して出力クロック信号ＳＩＧＯＵＴを生成する遅延回路１１０と、出力クロック信号ＳＩＧＯＵＴと入力クロック信号ＳＩＧＩＮと間の位相差を比較する位相比較回路１２０とを備える。 - 特許庁

For a commercial power supply voltage input to the single phase induction motor 24, a voltage detection means 12 measures an input voltage after the operation of the single phase induction motor 24 is started after washing is started, and a control means 11 compares it with a rated voltage and sets the washing operation time of a period corresponding to the high or low voltage.例文帳に追加

制御手段１１は、単相誘導モータ２４に入力される商用電源電圧を洗浄開始後の単相誘導モータ２４が動作開始した後に電圧検出手段１２が入力電圧を計測し、定格電圧との比較をおこない、高低に応じた長さの洗浄運転時間を設定する。 - 特許庁

The digital modem for transmitting in the ping-pong system has a means for phasing an output signal in an echo canceller system with the input phase of the ping-pong system or an output signal in the ping-pong system with the input phase of the echo canceller system and for matching the signal forms to connect them.例文帳に追加

ピンポン方式伝送を行うためのディジタル変復調装置であって、エコーキャンセラ方式の出力信号の位相とピンポン方式の入力位相、又はピンポン方式の出力信号の位相とエコーキャンセラ方式の入力位相を合わせこみ、かつ信号形式を合わせることにより両者の接続を行う手段を有する。 - 特許庁

Besides, when the input side of the optical logical element 10 is provided with a phase inversion part 11, the optical logic circuit 1 performs arithmetic processing different from that of the OR circuit because light inversed by the phase inversion part 11 is compensated mutually when combined with usual input light to be attenuated remarkably.例文帳に追加

また、光論理素子１０の入力側に位相反転部１１を備える場合は、位相反転部１１によって反転された光は通常の入力光と結合された際に打ち消しあって著しく減衰するので、光論理回路１はＯＲ回路とは異なる演算処理を実行する。 - 特許庁

The clock recovery circuit recovering a clock from an input signal by using phase variable timing signal generating means 41, 42 in a feedback loop is configured such that the clock recovery circuit is provided with a means that shifts outputs CLKd', CLKb of the phase variable timing signal generating means 41, 42 from nearly the midpoint of the input signal.例文帳に追加

帰還ループ中の位相可変タイミング信号発生手段４１，４２を用いて入力信号からクロックを復元するクロック復元回路であって、該位相可変タイミング信号発生手段４１，４２の出力ＣＬＫｄ’，ＣＬＫｂを前記入力信号の略中央位置よりもずらす手段を備えるように構成する。 - 特許庁

A charge/discharge current Icp is input from the charge pump 14 to the capacitive element 15 to reduce the difference between the phase of a reference oscillation signal RCLK and that of a feedback oscillation signal PCLK input to the phase comparison unit 12, and the potential of a first end of the capacitive element 15 is adjusted by the potential adjustment unit 16.例文帳に追加

位相比較部１２に入力される基準発振信号ＲＣＬＫと帰還発振信号ＰＣＬＫとの位相差が小さくなるように、チャージポンプ１４から容量素子１５へ充放電電流Ｉｃｐが入力され、また、電位調整部１６により容量素子１５の第１端の電位が調整される。 - 特許庁

The phase rotation between input and output of the amplifier 14 and frequency characteristics of a gain are set in conformity with the frequency characteristics of the phase rotation between input and output of the piezoelectric vibrator 13, so that conditions for the oscillation are established only in the vicinity of a resonant frequency fr of the piezoelectric vibrator 13.例文帳に追加

そして、圧電振動子１３の共振周波数ｆｒの近傍でのみ発振の条件が成立するように、増幅器１４の入出力間の位相回転及び利得の周波数特性が、圧電振動子１３の入出力間の位相回転の周波数特性に合わせて設定されている。 - 特許庁

The input circuit 2e is provided with a pair of transistors to which the signal CLK and the CLK bar are respectively inputted reversely to the input circuit 2d and outputs an externally negative- phase signal clkz bar amplified from an output node corresponding to the output node of the input circuit 2d based on the operation of each transistor.例文帳に追加

入力回路２ｅは、外部相補信号CLK ，CLK バーがそれぞれ入力回路２ｄとは逆に入力される一対のトランジスタを備え、各トランジスタの動作に基づいて、入力回路２ｄの出力ノードに相当する出力ノードから増幅した内部逆相信号clkzバーを出力する。 - 特許庁

A ring oscillator composed of the same delay cells as delay cells of a delay circuit for delaying an input clock is used to count oscillation outputs of m cycles of the input clock, and the number of delay cell stages for one cycle of the input clock is calculated to set the number of delay cells for an amount of phase shift.例文帳に追加

入力クロックを遅延させる遅延回路の遅延セルと同一の遅延セルで構成されたリングオシレータを用いて、入力クロックのｍ周期分の発振出力をカウントし、入力クロックの１周期分の遅延セル段数を計算して位相シフト量分の遅延セル段数を設定する。 - 特許庁

The first reproducing unit receives the first input channel signal as the input signal, and includes two first loudspeakers disposed so that the sound-emitting directions are mutually opposite, a first phase inverter for making the phases of two input signals mutually reversed, and a first level converter for giving a level difference.例文帳に追加

第１再生ユニットは、第１入力チャネル信号を入力信号とし、放音方向が反対となるように配置された２つの第１スピーカと、２つの入力信号の位相を互いに逆にする第１位相反転器と、レベル差を与える第１レベル変換器を有する。 - 特許庁

A synchronization circuit 100 having flip-flop 120 to hold an input signal by the system clock and the flip-flop 120 to hold the input signal by a signal of an opposite phase to the system clock detects the metastability by comparing the input signal with the output signal of the flip-flop 110.例文帳に追加

同期化回路１００は、システムクロックで入力信号を保持するフリップフロップ１２０と、システムクロックの逆位相の信号で入力信号を保持するフリップフロップ１２０とを有し、入力信号とフリップフロップ１１０の出力信号とを比較してメタステーブルを検出する。 - 特許庁

The operational amplifier circuit is configured by connecting Rc1 and Rc2 in series between a negative input terminal and an output terminal of an operational amplifier, connecting Cc1 between a node between the Rc1 and the Rc2 and a positive input terminal, and connecting a phase compensation capacitor Cc2 between the positive input terminal and a ground terminal.例文帳に追加

オペアンプの、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間に位相補償容量Ｃｃ２を、つないだことを特徴とするオペアンプ回路を示す。 - 特許庁

The address generating part 112 generates a second address which determines a normalizing range according to the electrical power of the input signal, and is based on the electrical power, phase of the input signal and amplitude of the input signal, and is for acquiring the distortion compensation coefficient from the LUT 114a.例文帳に追加

アドレス生成部１１２は、入力信号の電力値に応じて正規化する範囲を決定した、電力値もしくは入力信号の位相もしくは入力信号の振幅値に基づいてＬＵＴ１１４ａから歪補償係数を取得するための第２のアドレスを生成する。 - 特許庁

To provide 5 clock generating circuit which can generate a clock enabling accurate delivery of data even if the phase of an input clock is not stable in a semiconductor integrated circuit for communication having a buffer for fetching input data, based on an input clock, and outputting the data.例文帳に追加

入力クロックに基づいて入力データを取り込んで出力するバッファを有する通信用半導体集積回路において、入力クロックの位相が安定していない場合においても正確なデータの受渡しを可能にするクロックを生成可能なクロック生成回路を提供する。 - 特許庁

In the input voltage monitoring circuit, rectification means 31 subjects a line voltage 10a between R and T phases which is an input voltage to an input voltage monitoring circuit 30 from a three-phase AC power supply 10 to full-wave rectification, and outputs full-wave rectification 34.例文帳に追加

本発明による入力電圧監視回路では、整流手段３１は、三相交流電源１０から入力電圧監視回路３０への入力電圧であるＲ−Ｔ相間の線間電圧１０ａを全波整流して全波整流波形３４を出力する。 - 特許庁

When it is determined that the power magnitude of the first input sound signal in the noise section is larger than the first threshold, the first input sound signal is suppressed by a second suppressing section 270, according to a phase difference between the first and the second input sound signals.例文帳に追加

雑音区間における第１の入力音信号の電力の大きさが第１の閾値より大きいと判定された場合には、第２の抑圧部２７０により、第１と第２の入力音信号の間の位相差に応じて第１の入力音信号を抑圧する。 - 特許庁