「input phase」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

A controller 110 outputs a reset signal to an RS-FF 101 which obtains the phase estimation value ξslot(n+1) from a pilot symbol of each slot in response to path update information input from an outside (a finger assignment portion), so that the RS-FF stops importing the phase estimation value of the slot of which path is updated.例文帳に追加

制御部１１０は、外部（フィンガ割り当て部）から入力されるパス更新情報を受けて各スロットのパイロットシンボルから得られた位相推定値ξｓｌｏｔ（ｎ＋１）を取得するＲＳ−ＦＦ１０１に対してリセット信号を出力し、パスが更新されるスロットの位相推定値を取り込むのを停止させる。 - 特許庁

A semiconductor optical modulator 100 has a structure in which a semiconductor phase modulator 102 for generating a sideband by modulating an input light 101 and a semiconductor optical amplifier 103 for equalizing the intensity of the sideband generated by the semiconductor phase modulator 102 are monolithically integrated on the same semiconductor substrate.例文帳に追加

例えば、半導体光変調器１００は、入力光１０１を変調してサイドバンドを発生する半導体位相変調器１０２と、この半導体位相変調器１０２によって発生したサイドバンドの強度を等化する半導体光増幅器１０３とを、同一の半導体基板上にモノリシック集積した構造とする。 - 特許庁

The variable delay type oscillator is composed of an oscillation loop, which includes an SAW element and a variable phase circuit for changing the phase based on an input signal, and an output driving circuit for driving an outer circuit by using one contact of the oscillation loop as an output.例文帳に追加

ＳＡＷ素子と入力信号に基づいて位相を変える可変位相回路とを含む発振ループと、この発振ループの１接点を出力として外部回路を駆動するための出力駆動回路とにより可変遅延型発振器を構成し、前記出力駆動回路としてヒステリシスコンパレータを用いる。 - 特許庁

When the tuner unit is not selected for an input of the AV receiver, since the control signal is at an L level, a pulsed output voltage corresponding to a phase difference from the phase comparator 39 is not fed to the loop filter 40 to prevent a pulsed noise current from flowing to a ground.例文帳に追加

入力としてチューナー部が選択されていないときに、前記制御信号がＬレベルとされることにより、位相比較器３９からの位相差に対応したパルス状の出力電圧がループフィルタ４０に供給されなくなり、アースにパルス状のノイズ電流が流れることを防止することができる。 - 特許庁

The control circuit 7 is provided with a phase difference quantity detection circuit 4 that detects a difference between the input signal and an output of the VCXO circuit 3, a receiver side tracking amount estimate circuit 6, and a decision circuit 5 that receives outputs from the phase difference quantity detection circuit 4 and the receiver side tracking amount estimate circuit 6.例文帳に追加

この制御回路７は、入力信号およびＶＣＸＯ回路３の出力の差を検出する位相差量検出回路４と、受信側追従量推定回路６と、これら位相差量検出回路４および受信側追従量推定回路６の出力を受ける判定回路５とを備える。 - 特許庁

A distortion compensator 8 outputs a gain correction signal G and a phase correction signal θ to a Complex Mult 7 by using the power information r, the power difference ΔG and the phase difference Δθ outputted by the error detector 13, and the signals Ich3 and Qch3 which are the input of the Complex Mult 7.例文帳に追加

歪み補償器８は誤差検出器１３の出力する電力情報ｒ，電力差ΔＧ、位相差Δθ及びＣｏｍｐｌｅｘ Ｍｕｌｔ７の入力である信号Ｉｃｈ３，Ｑｃｈ３を用いてＣｏｍｐｌｅｘ Ｍｕｌｔ７にゲイン補正信号Ｇ、位相補正信号θを出力する。 - 特許庁

In the bit phase synchronized locally generated optical pulse string formation circuit generating a locally generated optical pulse string B synchronized with an input signal optical pulse string A of a bit rate Nfa (N is a natural number), the locally generated pulse light source itself generating the locally generated optical pulse string B is arranged in a phase locked loop in the circuit.例文帳に追加

ビットレートＮｆ_a（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路において、上記局発光パルス列Ｂを生成する局発パルス光源自身が、位相同期ループ内に配置されている回路である。 - 特許庁

To solve the problem that the fluctuation of direct current voltage influences the rotation state of a motor if the direct current voltage is not directed in an electric power circuit when the electrostatic capacity of the capacitor of an intermediate direct current part for small size and low cost is lessened in the three-phase motor drive circuit of single phase alternating current input.例文帳に追加

単相交流入力の三相モータ駆動回路において、小型化、低コスト化のために中間直流部分のコンデンサ静電容量を小さくすると、電力回路において直流電圧を直接検出しなければ、直流電圧の変動がモータの回転状態に影響を与えてしまう。 - 特許庁

A correcting unit inputs a u-phase current iu and a v-phase current iv (S12), d-q converts the input iu, iv, calculates a d-axis current id and a q-axis current iq (S14), and calculates Fourier transform the currents id and iq (S16).例文帳に追加

補正部はＡ／Ｄ変換回路からｕ相の電流値ｉｕおよびｖ相のｉｖを取込み（Ｓ１２）、取込んだ電流値ｉｕ，ｉｖをｄ／ｑ変換してｄ軸電流ｉｄおよびｑ軸電流ｉｑを演算し（Ｓ１４）、ｄ軸電流ｉｄおよびｑ軸電流ｉｑをフーリエ変換する（Ｓ１６）。 - 特許庁

The oscillation circuit comprises: differential amplifiers 21 to 23 composed of an ECL line receiver; a switching circuit 3; a voltage-controlled phase shifting circuit 4a for adjusting the phase shift quantity of an input signal; a SAW (surface acoustic wave) resonator 5 having the prescribed number of resonant frequencies; and an impedance circuit (Zd) 6.例文帳に追加

発振回路は、ＥＣＬラインレシーバーにより構成される差動増幅器２１〜２３と、スイッチ回路３と、入力信号の移相量を調整する電圧制御型移相回路４ａと、所定の共振周波数を有するＳＡＷ共振子５と、インピーダンス回路（Ｚｄ）６とから構成される。 - 特許庁

The received vectors of data bits and parity bits including phase transition information in a multi-chip are compared with the pair of the ideal vectors of the data bits and the parity bits including the probability of all phase transition for the pair of chips in a non-noise environment so that input phases ϕk, ϕk-1, ϕk-2, and ϕk-3 can be detected.例文帳に追加

マルチチップにおける位相遷移情報を含むデータ・ビットとパリティ・ビットとの受取りベクトルを、無雑音環境におけるチップの組に対する全ての位相遷移の確率を含むデータ・ビットとパリティ・ビットとの理想ベクトルの組に比較することにより、入力位相φ_K、φ_K-1、φ_K-2およびφ_K-3が検出される。 - 特許庁

To provide a means for balancing input voltages to individual single- phase rectifiers by diminishing intrinsic instability, without adding a special circuit, in a multiphase rectifier of circuit formation wherein the single-phase rectifiers of individual phases are star-connected, and converters are connected to their outputs respectively.例文帳に追加

各相の単相整流器がスター結線され、その出力にそれぞれコンバータが接続された回路構成の多相整流器において、特別な回路を付加することなく、本質的な不安定性を解消することによって、各単相整流器の入力電圧をバランスさせる手段を提供する。 - 特許庁

A potential differential signal between both electrodes of the capacitative element 4 is input to the differential detection part 6, and the differential detection part 6 generates a second clock signal X having a phase difference of 90° with a positive phase signal of the first clock signal CK based on a comparison result of an intermediate value in change range of the potential differential signal.例文帳に追加

また、差動検出器６は、容量素子４の両電極間の電位差信号が入力され、該電位差信号の変化範囲の中間値における比較結果に基づいて、第１クロック信号ＣＫの正相信号に対して９０度の位相差を有する第２クロック信号Ｘを生成する。 - 特許庁

The controlling means 10 includes: a synchronization controlling means 110 that controls the output frequency and phase of the inverter 9 for synchronization it with the frequency and phase of the alternating-current input power source 1; and a current controlling means 108 that, when the bypass switch 13 is closed, controls the output current of the inverter 9 to a desired value.例文帳に追加

制御手段１０は、インバータ９の出力周波数及び位相を交流入力電源１の周波数及び位相に同期するように制御する同期制御手段１１０と、バイパス開閉器１３が閉路されたとき、インバータ９の出力電流を所望の値に制御する電流制御手段１０８を有する。 - 特許庁

Orthogonal modulators 27-1 and 27-2 use a high frequency signal SLp(t) from the VCO 26 to upconvert the second phase modulation signal Sin(t), generate high frequency signal pair S1(t) and S2(t) having a phase difference corresponding to an amplitude of the input demodulation signal Sin(t), and output them to a pair of amplifiers 14.例文帳に追加

直交変調器２７−１，２７−２は、ＶＣＯ２６からの高周波信号ＳＬｐ(ｔ)を用いて第２位相変調信号Ｓａ(ｔ)をアップコンバートして、入力変調信号Ｓｉｎ(ｔ)の振幅に応じた位相差を有する高周波信号対Ｓ１(ｔ)，Ｓ２(ｔ)を生成して増幅器対１４へ出力する。 - 特許庁

The normalizing section 9 detects a point, at which an error of ±π [rad] or over takes place from the phase signal received from the comparator 8, adds ±2π [rad] to the normalizing signal of the output of the phase of the input signal received from the normalizing section 6 after the detection point, and applies normalization again to the result and outputs the result.例文帳に追加

正規化部９は、比較器８から入力された位相信号から±π［ｒａｄ］以上の誤差が生じた点を検出し、この検出点以降に正規化部６から入力された入力信号位相出力正規化信号に±２π［ｒａｄ］を加えて再度正規化して出力する。 - 特許庁

This demodulator generates the phase error information 48 including the distance set from a signal point that is specified by an input signal and the direction to be corrected via a PD(phase detection circuit) 47 after the equalized base band signals of an I-ch, a Q-ch, etc., referred to the distance set from a prescribed signal point to be converged via the PD 47.例文帳に追加

ＰＤ４７でＩ−ｃｈおよびＱ−ｃｈの等化ベースバンド信号がＰＤ４７から、予め決められた収束すべき信号点からの距離を参照して、入力信号によって特定される信号点からの距離と、その補正すべき方向を含めた位相誤差情報４８を生成する。 - 特許庁

This discharge lamp lighting device is provided with a discharge lamp 4, a light controller 2 for phase controlling with respect to an input power supply 1, and a lighting circuit 3 to perform light control and lighting of the discharge lamp 4 corresponding to an alternating current voltage phase controlled by the light controller 2, and which satisfies the relationship Z2≤(Vin/ Vob-1)×Z1.例文帳に追加

放電ランプ４と、入力電源１に対して位相制御をする調光器２と、調光器２によって位相制御された交流電圧に応じて、放電ランプ４の調光点灯を行う点灯回路３とを備え、Ｚ２≦（Ｖｉｎ／Ｖｏｂ−１）×Ｚ１の関係を満たす放電ランプ点灯装置である。 - 特許庁

A system and a method for closed loop clock correction includes steps of: adjusting two or more input signals having at least one in-phase clock and one quadrature clock; and applying adjusted quadrature clock signals to a device capable of generating a 4-quadrant interpolated output clock phase.例文帳に追加

閉ループ・クロック訂正システムおよび方法は、少なくとも１つの同位相クロックおよび少なくとも１つの直交位相クロックを含む２つ以上の入力信号を調整するステップと、調整された直交位相クロック信号を、４象限補間出力クロック位相を生成可能なデバイスに印加するステップとを含む。 - 特許庁

A clock phase adjustment circuit 14 that varies a deviation in phase between a noise produced by a logic circuit section 7 through clock operation and a clock signal (c) to an A/D converter 6 by a setting instruction is provided to at least one input to the logic circuit section 7 or the A/D converter 6 acting like a processing circuit section.例文帳に追加

ロジック回路部７または処理回路部としてのＡ／Ｄコンバータ６の少なくとも一方の入力側に、ロジック回路部７がクロック動作することで発生するノイズとＡ／Ｄコンバータ６へのクロック信号ｃとの位相のずれ量を設定指示に応じて可変できるクロック位相調整回路１４を設けたものである。 - 特許庁

The apparatus includes a phase inversion detecting means in which, at a point of time when the level of an input signal exceeds a first predetermined value, and/or a point of time when the level becomes lower than a second predetermined value smaller than the first predetermined value is detected and when an interval of the detected points of time is out of a predetermined range, phase inversion is detected.例文帳に追加

そして、入力信号のレベルが、第１の所定値を上回った時点、及び又は、第１の所定値よりも小さい第２の所定値を下回った時点を検出し、この検出した各時点の間隔が所定範囲外である場合に、位相反転を検出する位相反転検出手段を有している。 - 特許庁

When determined that the inertial phase is started, there is a high possibility that the start of the inertial phase is erroneously determined since when throttle closing control is performed for reducing the output torque of an engine 2, the input rotational speed (engine rotational speed) of the automatic transmission 3 is reduced due to the throttle closing control.例文帳に追加

ここで、上記イナーシャ相が開始したと判断される際、エンジン２の出力トルクを低下させるためのスロットル閉制御が行われている場合には、その制御に起因して自動変速機３のインプット回転速度（エンジン回転速度）が低下し、イナーシャ相が開始したと誤判断されている可能性が高い。 - 特許庁

When a switching transistor 78 is switched, a microcomputer 44 detects a zero-crossing point based on the input voltage detected by means of a power supply voltage detecting circuit 84 and outputs a switching signal ST on both end sides of the half period, until the next zero-crossing point is detected and according to the phase angle and duty ratio of an input voltage value determined, based on an input current Ii.例文帳に追加

マイコン４４は、スイッチングトランジスタ７８をスイッチングする場合に、電源電圧検出回路８４により検出した入力電圧に基づいてゼロクロス点を検出し、次のゼロクロス点を検出するまでの半周期の両端側で、かつ入力電流Ｉｉに基づいて定めた入力電圧値の位相角及びデューティ比に応じてスイッチング信号ＳＴを出力する。 - 特許庁

The first and the second A/D converters include first and second sample/hold circuits, respectively, for performing a sample operation to sample the first and the second differential analog input signals and a hold operation to output the sampled first and second differential analog input signals, and at least the second sample/hold circuit outputs an inverse-phase signal of the second differential analog input signal in accordance with a control signal.例文帳に追加

第１，第２のＡＤコンバータは，それぞれ，第１，第２の差動アナログ入力信号をサンプルリングするサンプル動作と当該サンプリングした第１，第２の差動アナログ入力信号を出力するホールド動作とを行う第１，第２のサンプルホールド回路を有し，少なくとも第２のサンプルホールド回路は，制御信号により，第２の差動アナログ入力信号の逆相信号を出力する。 - 特許庁

An FEC input phase control circuit 120 outputs a signal T1 after predetermined time when each head of blocks constituted by sectioning a data field of the FEC input data by every predetermined byte from the head is detected, generates a signal T2 when the end of the data field is detected and outputs a signal C0 after prescribed from the end of the FEC input data is inputted.例文帳に追加

ＦＥＣ入力位相制御回路１２０は、ＦＥＣ入力データのデータフィールドを先頭から所定バイトずつ区切ってなるブロックの各先頭が検出された所定時間後に信号Ｔ１を出力し、該データフィールド終端が検出されると信号Ｔ２を生成し、且つ、ＦＥＣ入力データ終端が入力されてから所定時間後に信号Ｃ０を出力する。 - 特許庁

To provide an inverter controller of an AC motor suppressing resonance at DC power supply side caused by ripple currents while detecting a three-phase AC motor current with high accuracy only by a means of measuring a DC input current to a three-phase PWM inverter when the AC motor is driven by a DC current via the three-phase PWM inverter, and to provide an electric compressor.例文帳に追加

直流電流により３相ＰＷＭインバータを介して交流電動機を駆動するに際し、３相ＰＷＭインバータへの直流入力電流測定手段のみで３相の交流電動機電流を高精度に検出しつつ、リプル電流による直流電源側の共振を抑えることのできる交流電動機のインバータ制御装置、電動圧縮機を提供することを目的とする。 - 特許庁

The phase comparator 2a has a phase comparison circuit 7 for generating a signal corresponding to the phase difference between a reference signal of a predetermined frequency inputted to an input terminal 1 and a signal based on the oscillation signal, and a charge pump circuit 8 which outputs a charge pump current whose current value changes to the loop filter 3a, on the basis of a signal outputted from the comparison circuit 7.例文帳に追加

位相比較器２ａは、入力端子１に入力される所定周波数の基準信号と前記発振信号に基づく信号との位相差に応じた信号を生成する位相比較回路７と、位相比較回路７から出力される信号に基づいてチャージポンプ電流をループフィルタ３ａに出力し且つ前記チャージポンプ電流の電流値が可変するチャージポンプ回路８とを有する。 - 特許庁

On the CAD tool, a signal transmitting circuit in which crosstalk occurs is replaced with a signal transmitting circuit 300 having an output buffer that can output a digital transmission signal to be transmitted and a negative-phase signal to be negative phase to the transmission signal, at least two signal transmission lines, and an input buffer for receiving the transmission signal and the negative-phase signal transmitted through the signal transmission lines.例文帳に追加

ＣＡＤツール上で、クロストークが発生する信号伝送回路を、伝送すべきデジタルの送信信号とその送信信号とは逆相となる逆相信号とを出力可能な出力バッファと少なくとも２本の信号伝送線と、それら信号伝送線を経由して伝送されてきたに送信信号と逆相信号とを受信する入力バッファとを持つ信号伝送回路３００に置き換える。 - 特許庁

That is, in case that the deflection angle between an input signal phase and a motor rotational position increases and the motor rotation falls behind time, it moves up the timing of energization, conversely in case that the deflection angle decreases and the rotor rotation goes forward, it delays the energization timing.例文帳に追加

即ち、入力信号位相とモータ回転位置の偏角が増加してモータ回転が遅れる場合には通電のタイミングを早め、逆に減少してモータ回転が進む場合には通電タイミングを遅らせる。 - 特許庁

Thus, a negative power supply for the 3rd FET is not required, and by using only the positive power supply 5, a single-phase signal received by an input terminal 6 is converted into differential signals at two output terminals 9, 10.例文帳に追加

従って、第３のＦＥＴ７用の負電源が不要になり、正電源５のみを使用して、入力端子６に入力される単相信号を２つの出力端子９、１０の差動信号に変換できる。 - 特許庁

A phase setting element L1 connected to the RF 11 port disperses high frequencies while changing the impedance of high frequencies from an opened condition in the direction of short-circuit in viewing the input side from the RF 11 port.例文帳に追加

ＲＦ１１ポートに接続された位相設定素子Ｌ１は、ＲＦ１１ポートから入力側を見た場合の高調波のインピーダンスをオープン状態からショート方向に変化させて、高調波を分散させる。 - 特許庁

To provide a duty cycle correction circuit that is capable of exchanging data on both edges of rise and fall of the clock by correcting duty error of the input clock signal by using a multi phase signal generator.例文帳に追加

入力クロック信号のデューティーエラーをマルチ位相信号発生器を利用して補正させることにより、クロックのライジング及びフォーリングの両エッジでデータを取り交わすことができるデューティーサイクル補正回路を提供する。 - 特許庁

The frequency dividing circuit adjusts the duty ratio of the signals which are shifted in phase by K/2 cycle from the input signals of the signals generated from the M.T delay circuit 80c by ANDing/ORing the signals by means of a duty adjusting circuit 80e.例文帳に追加

このＭ・Ｔ遅延回路が生成する信号のうちデューティ調整回路（８０ｅ）により入力信号のＫ／２サイクル位相のずれた信号の論理和／論理積演算を行なってデューティ比を調整する。 - 特許庁

Respective pairs of flip flops are disposed at both ends of the pair of output signal lines and the pair of input signal lines, so that phase shift of the pair of signals caused by mismatch of the lengths of the pair of output signal lines can be eliminated.例文帳に追加

出力信号線対および入力信号線対の両端にそれぞれフリップフロップ対を設けたので、これらの信号線対の長さが一致しないことによる信号対の位相差を無くすことができる。 - 特許庁

To exclude influence of in-phase noise Vn in an input signal of a differential amplifier while a consumption current of a VAG power source circuit 12 which generates almost one-half voltage of a power source voltage VDD is restrained.例文帳に追加

電源電圧ＶＤＤのほぼ１／２の電圧を発生するＶＡＧ電源回路１２の消費電流を抑制しつつ、差動増幅器の入力信号における同相ノイズＶｎの影響を排除する。 - 特許庁

By inserting the resistance element 38 only between the output transistor 37-1 as a part thereof and the output terminal, an increase in a voltage difference between the input and the output due to the resistance element inserted for the phase compensation is prevented.例文帳に追加

抵抗素子３８が一部の出力トランジスタ３７−１との間にのみ挿入することによって、前記の位相補償のために挿入した抵抗素子による入出力間電圧差の増大を防ぐ。 - 特許庁

A main path is provided with a main amplifier 14 and a phase adjustment circuit 30 and part of a main carrier signal received at an input terminal 11 is given to a distortion compensation circuit 20 via a directional coupler 13.例文帳に追加

主経路に主増幅器１４及び位相調整回路３０を設け、入力端１１に入力された主搬送波信号の一部を方向性結合器１３を介して歪補償回路２０に入力する。 - 特許庁

The 8-shaped coil 13, capacitor 16 and differential amplifier 19 are positioned symmetrically so that the induced noise arising on the 8-shaped coil 13 will be an in-phase noise for the input terminal of the differential amplifier 19.例文帳に追加

８の字状コイル１３に生じる誘導ノイズが差動アンプ１９の入力端に対して同相ノイズとなるように、８の字状コイル１３、キャパシタ１６、差動アンプ１９をそれぞれ対称に配置している。 - 特許庁

Identification target brain wave data inputted from an identification target brain wave data input part 11 are converted to a feature amount on a phase space and a feature amount on a frequency space by a feature amount extracting part 12.例文帳に追加

識別対象脳波データ入力部１１より入力される識別対象脳波データは、特徴量抽出部１２により、位相空間上の特徴量、周波数空間上の特徴量に変換される。 - 特許庁

To provide a liquid crystal display device whose display quality can be enhanced by avoiding the generation of a series unevenness in the display of a liquid crystal panel in a liquid crystal display device in which an input picture signal is phase-developed.例文帳に追加

入力画像信号を相展開する液晶表示装置において、液晶パネルの表示における系列ムラの発生を回避し、表示品質を向上させることができる液晶表示装置を提供する。 - 特許庁

The phase locked loop circuit is provided with a voltage controlled oscillator 12, a reference clock 14, a control 20 that generates a selected signal, and a frequency divider 16 that receives either of two kinds of oscillator signals as an input signal.例文帳に追加

可変周波数発振器１２と、基準信号源１４と、選択信号を発生する制御ブロック２０と、上記二種の発振器信号の一つを入力信号として受ける周波数分割器１６とを備える。 - 特許庁

A phase setting element L1 connecting to the port RF11 changes an impedance of the input side viewed from the port RF11 with respect to harmonics from an open state to a short state, so as to disperse the harmonics.例文帳に追加

ＲＦ１１ポートに接続された位相設定素子Ｌ１は、ＲＦ１１ポートから入力側を見た場合の高調波のインピーダンスをオープン状態からショート方向に変化させて、高調波を分散させる。 - 特許庁

When this timing Fck overlaps with the variation timing of the set data because of the delay time τ of the frequency division ratio control circuit 7, the N counter 9 and A counter 10 input abnormal data, so that the phase of the PLL circuit is not locked.例文帳に追加

このタイミングＦckが、分周比制御回路７の遅延時間τにより、設定データの変化タイミングと重なると、Ｎカウンタ９とＡカウンタ10が異常データを取り込み、ＰＬＬ回路が位相同期しなくなる。 - 特許庁

The input circuit 2d is provided with a pair of transistors to which the signal CLK and the CLK bar are respectively inputted and outputs an externally positive-phase signal clkz amplified from an output node according to the operation of each transistor.例文帳に追加

入力回路２ｄは、外部相補信号CLK ，CLK バーがそれぞれ入力される一対のトランジスタを備え、各トランジスタの動作に基づいて、出力ノードから増幅した内部正相信号clkzを出力する。 - 特許庁

A distributor 1 distributes an input signal to a main route via a main attenuator 2 and a main signal converter 3 and a sub-route via a sub- variable phase shifter 5, a sub-signal converter 6 and a sub-attenuator 7.例文帳に追加

分配器１は、主減衰器２及び主信号変換器３を経由する主経路上と、副可変移相器５、副信号変換器６、及び、副減衰器７を経由する副経路上とに、入力信号を分配する。 - 特許庁