「input- voltage」に関連した英語例文の一覧と使い方(172ページ目) - Weblio英語例文検索

In case a normal control signal and an exclusive control signal are impressed at the same time on control signal input pins 10, 11 of a middle-point shutdown prevention circuit 1, voltages impressed on relay changeover excitation coils 21, 23 bypassing control signal voltages via photo couplers 18, 19 are controlled under the minimum driving voltage.例文帳に追加

中点停止防止回路１の制御信号入力ピン10,11に、正規の制御信号と排他制御信号が同時に印加された場合、フォトカプラ18，フォトカプラ19を経由し制御信号電圧をバイパスし、リレー切替え励磁コイル21,23に印加される電圧を最小駆動電圧以下に制御する。 - 特許庁

The microwave conversion device has a means for generating an optical signal which is subjected to signal strength modulation into half wave-rectified wave by the frequency of the microwave and a photodiode which outputs a microwave electric signal when reverse bias voltage is applied to it and the optical signal is input in it.例文帳に追加

光マイクロ波変換装置は、マイクロ波の周波数により半波整流波形に強度変調された光信号を発生する手段と、逆バイアス電圧が印加され、且つ上記光信号が入力されるとマイクロ波電気信号を出力するフォトダイオードと、を有する。 - 特許庁

This controller of a power transducer provides each control system input of constant current control (ACR) and constant voltage control (AVR) with a bias value as a setting value, and reduces steady-state deviation in feedback control of primary lead delay control or primary delay control.例文帳に追加

本発明の電力変換器の制御装置は定電流制御（ＡＣＲ）や定電圧制御（ＡＶＲ）の各制御系入力にバイアス値を設定値として与え、１次進み遅れ制御または１次遅れ制御のフィードバック制御における定常偏差を低減するものである。 - 特許庁

To provide a power amplifier circuit provided with a plurality of amplifiers each being supplied with a power supply voltage via a fuse and each amplifying power of an input signal, which avoids occurrence of an undesirable fuse blowout in the fuse by a current equivalent to the total sum of output currents of the amplifiers.例文帳に追加

電源電圧がヒューズを通じて供給されて入力信号についての電力増幅を行う複数の増幅部を備えたもとにおいて、各増幅部の出力電流の総和に相当する電流をヒューズに不所望な溶断を生じさせないものとする。 - 特許庁

An amplifier 3 outputs a voltage in response to an input current from a photo diode 1, and a differential amplifier 4 outputs an inverted output and a non-inverted output in response to an output of the amplifier 3, and integration devices 5, 6 obtain a mean value of the inverted and non-inverted outputs to provide an output.例文帳に追加

増幅器３はフォトダイオード１からの入力電流に応じた電圧を出力し、差動増幅器４は増幅器３の出力に応じた反転出力、非反転出力を出力し、各積分器５、６は各々反転出力、非反転出力の平均値を求めて出力する。 - 特許庁

Based on the digital signals of the outputs of the first, second and third reference voltage groups 21, 22, 23, the reference voltages Vrk, Vr(k+1), Vr(k+2) are made to input to a fourth sub-decoder which selects and outputs at least two voltages Vo1, Vo2, inclusive of overlap.例文帳に追加

第１、第２、第３の参照電圧群２１、２２、２３の出力のデジタル信号に基づき参照電圧Ｖｒｋ、Ｖｒ（ｋ＋１）、Ｖｒ（ｋ＋２）を第４のサブでコーダに入力させ、重複も含めて少なくとも２個の電圧Ｖｏ１、Ｖｏ２を選択して出力する。 - 特許庁

Further, the current of a transfer source of the current mirror circuit varies with an input (Vramp) reflecting an output level instruction signal and a high frequency signal desirably amplified is given while a prescribed bias voltage is given to the control terminal of a lower side transistor (Q1).例文帳に追加

そして、カレントミラー回路の転写元の電流を、出力レベル指示信号を反映した入力（Ｖramp）に応じて変化させるとともに、下側のトランジスタ（Ｑ１）の制御端子には所定のバイアス電圧を与えつつ、増幅したい高周波信号を入力させるようにした。 - 特許庁

When a signal outputted from an output terminal OT of the inverter INV1 is inputted from an input terminal IT of the inverter INV2T through a signal line 41, the NMOS and PMOS transistors MN2T and MP2T are constituted by an element of gate breakdown voltage higher than that of the other element.例文帳に追加

インバータＩＮＶ１の出力端子ＯＴから出力される信号を、信号線４１を介して、インバータＩＮＶ２Ｔの入力端子ＩＴより入力する場合、上記ＮＭＯＳ，ＰＭＯＳトランジスタＭＮ２Ｔ，ＭＰ２Ｔを、それぞれ、他の素子よりもゲート耐圧の高い素子によって構成する。 - 特許庁

The preamplification circuit for converting a current signal into a voltage signal comprises an amplification circuit 2, a feedback resistor 3 for connecting the input terminal to the output terminal of the amplifier circuit 2 and a gain switching circuit 10 for switching the resistance of the feedback resistor 3.例文帳に追加

本発明の前置増幅回路は、電流信号を電圧信号に変換する前置増幅回路において、増幅回路２と、この増幅回路２の入力端子と出力端子を接続する帰還抵抗３と、この帰還抵抗３の抵抗値を切り替える利得切替回路１０を有する。 - 特許庁

The gain control amplifier 10 of this automatic gain controlling circuit receives a control signal generated by applying set voltage to the amplitude of the output of a differential signal processing circuit 20 detected by a peak detecting circuit 30 from a level shift circuit 40 by a controlled input terminal 11.例文帳に追加

この自動利得制御回路の利得制御アンプ１０は、レベルシフト回路４０から、ピーク検出回路３０により検出した差動信号処理回路２０の出力の振幅に設定された電圧を加えることにより生成された制御信号を、制御入力端子１１にて受ける。 - 特許庁

As a result, since a D.C power circuit 2 can suppress abnormal rise of an output voltage Vo with respect to relatively extensive input voltages Vi having different peak voltages even in a light load such as a preceding preheating state, it can cope with a relatively wide range of A.C. power source AC.例文帳に追加

その結果、直流電源回路２は、先行予熱状態のような軽負荷時においても、ピーク電圧の異なる比較的広範囲な入力電圧Ｖ_ｉに対して出力電圧Ｖ_ｏの異常昇圧を抑制できるので、比較的広範囲の交流電源ＡＣに対応できる。 - 特許庁

When a battery 52 is charged, lower switching elements 37 and 38 out of switching elements 35-38 constituting a bridge circuit 39, and coils 31 and 32 and a capacitor 40 constituting a filter 34 are operated as active filters so that the input voltage Vc to a bridge circuit 45 can be varied.例文帳に追加

バッテリ５２の充電時、ブリッジ回路３９を構成するスイッチング素子３５〜３８のうち下側のスイッチング素子３７、３８、フィルタ３４を構成するコイル３１、３２、及びコンデンサ４０をアクティブフィルタとして動作させることによりブリッジ回路４５への入力電圧Ｖｃを可変させる。 - 特許庁

A low-pass filter 10 includes a RC filter circuit 12, a differential operation circuit 14 which subtracts an output signal OUT from a low frequency component of an input signal IN and outputs a differential signal DF, a RC filter circuit 16, a voltage-current conversion circuit 18, and a capacitor 20.例文帳に追加

ローパスフィルタ１０は、ＲＣフィルタ回路１２と、入力信号ＩＮの低周波成分から出力信号ＯＵＴを減算して差分信号ＤＦを出力する差分演算回路１４と、ＲＣフィルタ回路１６と、電圧電流変換回路１８と、コンデンサ２０とを備える。 - 特許庁

A variable-gain amplifier circuit is configured such that a variable-load circuit, which includes three reactance function elements and provides a wide range of impedance variation, is connected to a conductor circuit whose output terminal generates a positive-phase output current proportional to conductance with respect to an input voltage.例文帳に追加

本発明の増幅回路は、３個のリアクタンス機能素子によって構成する広い可変インピーダンス範囲を有する可変負荷回路が、入力電圧に対してコンダクタンスに比例する電流を出力端子から正相出力するコンダクタ回路に接続されている。 - 特許庁

By using a push-out type operational amplifier OP2 causing a bias current to flow out of its input terminal in the peak voltage amplifying circuit 11 an AC current flowing through the sensor 7 and the bias current flowing out of the amplifier OP2 flow through the compression circuit 9.例文帳に追加

バイアス電流が入力端子から流れ出る押し出し型の演算増幅器ＯＰ２をピーク電圧増幅回路１１に用いることによって、センサ７を流れる交流電流と、演算増幅器ＯＰ２から流れ出すバイアス電流が対数圧縮回路９を流れる。 - 特許庁

The dual band amplifier with less gain deterioration in the case of interconnection can be realized by connecting an RF current input terminals of a common base amplifier circuit 140 and RF current output terminals of differential voltage-current conversion circuits 110, 120 with an RF current crossing section 130.例文帳に追加

ベース接地増幅回路１４０のＲＦ電流差動入力端子と差動電圧−電流変換回路１１０，１２０のＲＦ電流差動出力端子をＲＦ電流交差部１３０で接続することで、相互接続の際に利得劣化が少ないデュアルバンド増幅器を実現できる。 - 特許庁

Accordingly, when the gain switching of the PDIC 11 is accompanied by connection of the capacitance for phase compensation between the output and the inversion input of the amplifier, the capacitance is set in a charged state by the output voltage of the amplifier immediately before the connection.例文帳に追加

このため、ＰＤＩＣ１１のゲイン切り替えに伴い前記容量が位相補償用として前記増幅器の出力と反転入力との間に接続されたとき、前記容量は接続される直前の前記増幅器の出力電圧でチャージされた状態になっている。 - 特許庁

The voltage-controlled filter whose pass center frequency is controlled is configured by connecting varactor diodes X1, X2 to a coupling circuit comprising microstrip lines MSL1, MSL2 and the MSL1, MSL2 are connected to input output terminals J1, J2 via coupling capacitors C9, C10.例文帳に追加

バラクタダイオードＸ１，Ｘ２はマイクロストリップラインＭＳＬ１，ＭＳＬ２で構成される結合回路に接続され、ＭＳＬ１，ＭＳＬ２はカップリングコンデンサＣ９，Ｃ１０を介して入出力端子Ｊ１，Ｊ２と接続され、通過中心周波数が制御される電圧制御フィルタが構成されている。 - 特許庁

The signals from the LPFs 9, 10 are branched and an orthogonal mixer 13 and an adder circuit 15 again synthesize the branched signals, a detection circuit 16 detects the synthesized signal to obtain an AGC control voltage, which is fed back to the AGC amplifiers 7, 8 so as to control the amplification factor thereby making the level of the input signal to the analog/digital converters 11, 12 constant.例文帳に追加

ＬＰＦ９、10からの信号を分岐し、直交ミキサ13と加算回路15で再度合成し、検波回路16で検波し、ＡＧＣ制御電圧とし、ＡＧＣアンプ７、８に帰還し、増幅度を制御し、Ａ／Ｄコンバータ11、12の入力信号のレベルを一定にする。 - 特許庁

A clamp circuit 50 is connected to e.g., a source follower circuit which includes an N-channel MOS transistor MN1 with a voltage Vin as gate input and a constant current source I1 which causes a current Id to flow, wherein a connecting point of the MOS transistor MN1 and the constant current source I1 serves as an output terminal Vout.例文帳に追加

たとえば、電圧Ｖｉｎをゲート入力とするＮチャネルＭＯＳトランジスタＭＮ１と、電流Ｉｄを流す定電流源Ｉ１とを有し、ＭＯＳトランジスタＭＮ１と定電流源Ｉ１との接続点を出力端子Ｖｏｕｔとするソースホロア回路に対し、クランプ回路５０を接続する。 - 特許庁

The signal processing circuit includes a first sensor circuit of a differential input type, a second sensor circuit of a single input type, third and fourth electrostatic capacitors C3, C4 that are variable capacitors for calibration to adjust the offset in an output voltage of the first sensor circuit, and a switching control circuit 11 to control switching so as to operate one of the first and second sensor circuits.例文帳に追加

本発明の信号処理回路は、差動入力型の第１のセンサ回路と、シングル入力型の第２のセンサ回路と、第１のセンサ回路の出力電圧のオフセットを調整するためのキャリブレーション用の可変容量である第３の静電容量３及び第４の静電容量Ｃ４と、第１及び第２のセンサ回路のいずれかを動作させるように切換制御する切換制御回路１１と、を備える。 - 特許庁

Even in the leading block or the like of burst transmission of a TDMA transmitter, a switch 10 for electrically connecting or disconnecting a baseband signal input terminal 4 and a DC offset controllable terminal 7 is controlled in accordance with a burst timing, thereby suppressing the occurrence of an impulse-like DC voltage change in the baseband input of a modulator 28 and suppressing instantaneous spectrum spreading on a frequency axis.例文帳に追加

ＴＤＭＡ送信機のバースト送信の先頭区間などでも、バーストタイミングに合わせて、ベースバンド信号入力端子４とＤＣオフセット調整可能な端子７とを電気的に接続または切断するスイッチ１０を制御することで、変調器２８のベースバンド入力での、インパルス的なＤＣ電圧変化の発生を抑制し、瞬間的な周波数軸上のスペクトラムの拡がりを抑圧することができる。 - 特許庁

A pre-emphasis circuit which enlarges the amplitude at a changing point of a signal includes a first transconductance amplifier for converting a differential input signal into a differential current output, a high-pass filter circuit, a second transconductance amplifier for converting the differential input signal into a differential current output through the high-pass filter circuit, and first and second resistors performing voltage conversion by summing two differential current outputs, respectively.例文帳に追加

信号の変化点で振幅を大きくするプリエンファシス回路において、差動入力信号を差動電流出力に変換する第１のトランスコンダクタンスアンプと、ハイパスフィルタ回路と、このハイパスフィルタ回路を介した前記差動入力信号を差動電流出力に変換する第２のトランスコンダクタンスアンプと、２つの前記差動電流出力をそれぞれ加算して電圧変換する第１及び第２の抵抗とを設ける。 - 特許庁

This controller involves a precharging switch 31 for charging/ discharging, which conducts precharge to a main circuit capacitor 36 from a three-phase AC input line before charging and discharging operations, and a storage unit control part 39 controlling the precharging switch 31 for charging/ discharging as the input of an AC current value detected by the terminal-to- terminal voltage of the main circuit capacitor 36 and an AC current sensor 4.例文帳に追加

充電動作、放電動作に先だって三相交流入力ラインから主回路コンデンサ３６に対するプリチャージを行う充放電プリチャージスイッチ３１を設けるとともに、主回路コンデンサ３６の端子間電圧および交流電流センサ４により検出される交流電流値を入力として充放電プリチャージスイッチ３１を制御する蓄電ユニット制御部３９とを有している。 - 特許庁

When an ignition switch signal IGSW is input to a main relay circuit 6, Meanwhile, the power supply monitor IC 5 supplies a supply voltage Vcc to a CPU 1 and also outputs a reset cancel signal RESET to an AND circuit 8 a certain time later, and after the FPGA2 outputs a configuration completion signal, the AND circuit 8 inputs an ON signal to a reset cancel signal input terminal of the CPU 1.例文帳に追加

一方、イグニッションスイッチ信号ＩＧＳＷがメインリレー回路６に入力されると、電源監視ＩＣ５がＣＰＵ１に電源電圧Ｖｃｃを供給するとともに、一定時間後にリセット解除信号ＲＥＳＥＴをＡＮＤ回路８に出力し、ＦＰＧＡ２がコンフィグ完了信号を出力した後、ＡＮＤ回路８がＣＰＵ１のリセット解除信号入力端子にオン信号を入力する。 - 特許庁

In the signal cutoff detection circuit of a data receiving circuit including the amplifier 10 for amplifying received data, a DC feedback circuit 11 for imparting the offset voltage to input of the amplifier 10 and an identification circuit 12 for identifying data by using amplification output of the amplifier 10 as input, an amplifier 20 for amplifying the data is separately provided and amplification output of the amplifier is supplied to a signal cutoff detection circuit 22.例文帳に追加

受信データを増幅する増幅器１０と、この増幅器１０の入力にオフセット電圧を付与する直流帰還回路１１と、増幅器１０の増幅出力を入力としてデータの識別をなす識別回路１２とを含むデータ受信回路の信号断検出回路において、データを増幅する増幅器２０を別に設け、この増幅出力を信号断検出回路２２へ供給する。 - 特許庁

The capacitive load driving circuit includes at least one delay element for delaying an input control signal which operates a plurality of driving signals all at once, a plurality of timing circuits composed of circuits for receiving the input control signal and circuits for receiving the delayed signal, and a plurality of high-voltage output circuits for receiving a corresponding output signal from the plurality of timing circuits and outputting a driving signal.例文帳に追加

容量性負荷駆動回路は、複数の駆動信号を一斉に動作させる入力制御信号を遅延させる少なくとも１つの遅延素子と、入力制御信号を受けるものと、遅延信号を受けるものとからなる複数のタイミング回路と、複数のタイミング回路からの対応する出力信号を受け、駆動信号を出力する複数の高電圧出力回路とを備える。 - 特許庁

In the system provided with a DC ground fault detecting means 12 for detecting the ground fault of the DC power source, a control means 13 is installed which controls an input voltage or an intermediate voltage between the converter circuit and the inverter circuit, increases or decreases the voltage, and sets the potential to ground of the DC power source a value except the vicinity of zero.例文帳に追加

直流電源１から入力される直流電力を、入出力間が絶縁されていないコンバータ回路５およびインバータ回路６を経て交流電力に変換し、接地された系統３に出力する系統連系インバータであって、前記直流電源の地絡を検出する直流地絡検出手段１２を備えたものにおいて、入力電圧またはコンバータ回路とインバータ回路との間における中間電圧を制御して上昇または下降させることにより直流電源の対地電位をゼロ近傍以外の値とする制御手段１３を備える。 - 特許庁

In the high-voltage output device, a resonance capacitor to form a first resonance circuit with the primary side coil is provided and the input voltage is amplified by the first resonance circuit in a prescribed frequency band.例文帳に追加

１次側コイルに入力された電圧を増幅して２次側コイルから出力するトランスを備え、該１次側コイルに交流の入力電圧が入力されるとともに、該２次側コイルから出力電圧が取り出される、高電圧出力装置において、前記１次側コイルと第１共振回路を形成する共振用コンデンサを備え、前記入力電圧は、該第１共振回路により、所定周波数帯において増幅される高電圧出力装置とする。 - 特許庁

The piezoelectric vibrator or the temperature compensated piezoelectric vibrator includes an oscillator circuit (200) having a piezoelectric vibrator element (206), and a frequency regulating circuit (300) for regulating the oscillating frequency of the oscillating circuit depending on an input control voltage signal, while, in the frequency regulating circuit, including a sensitivity regulating circuit (320, 321) for regulating the sensitivity of the oscillator frequency for the control voltage signal.例文帳に追加

本発明に係る圧電発振器又温度補償型圧電発振器は、圧電振動子（２０６）を有する発振回路（２００）と、入力される制御電圧信号に応じて発振回路の発振周波数を調整するための周波数調整回路（３００）とを有し、周波数調整回路には制御電圧信号に対する発振周波数の感度を調整する感度調整回路（３２０，３２１）とを有することを特徴とする。 - 特許庁

The input generating circuit supplies a first output current showing the PTAT current and a first output voltage generated by applying the first correction current to a first resistor used for the data oscillator, and supplies a second output current showing the first correction current and a second output voltage generated by applying the first current to a second resistor used for the reference oscillator of the ADC.例文帳に追加

入力発生回路はＰＴＡＴ電流を表わす第一出力電流及びデータオシレータに使用するために第一抵抗へ第一補正電流を印加することにより発生される第一出力電圧を供給し、且つ第一補正電流である第二出力電流及びＡＤＣの基準オシレータに使用するために第二抵抗へ第一電流を印加することにより発生される第二出力電圧を供給する。 - 特許庁

Frequency dividers 11 and 12 which input signals from a voltage-controlled oscillator 19 and divide them, a frequency mixer 13 which mixes output signals from the frequency dividers 11 and 12, and a frequency divider 14 which inputs signals of either of two frequencies from the frequency mixer 13 and divides them are included in a feedback loop in a PLL circuit between the voltage-controlled oscillator 19 and a phase comparator 17.例文帳に追加

電圧制御発振器１９が出力する信号を入力して分周する分周器１１、１２と、分周器１１、１２の出力信号を混合する周波数混合器１３と、周波数混合器１３が出力する２つの周波数の内の一方の周波数の信号を入力して分周する分周器１４を、電圧制御発振器１９と位相比較器１７との間のＰＬＬ回路内の帰還ループ中に備える。 - 特許庁

The antenna device comprises an antenna 11, a variable capacitor 12 arranged closely to the antenna 11 and connected in series or parallel to the antenna 11 to form a resonance circuit, a tuning voltage supply terminal 14 for supplying a tuning voltage to vary the electrostatic capacitance of the variable capacitor 12, and an output/input terminal 16 that outputs/inputs power from/to the resonance circuit.例文帳に追加

アンテナ１１と、このアンテナ１１に近接して配置されるとともにこのアンテナ１１と直列或いは並列接続して共振回路を形成する可変容量コンデンサ１２と、この可変容量コンデンサ１２の静電容量を可変すべく同調電圧を供給する同調電圧供給端子１４と、共振回路からの電力の取り出し或いは電力の供給をする入出力端子１６とを有するものである。 - 特許庁

The switching regulator power supply comprises a switching system power conversion circuit, a current detection circuit generating a feedback signal dependent on the load current, and an SWR control circuit for driving the power conversion circuit wherein the SWR control circuit is provided with a control signal input terminal, and a reference voltage circuit which can output a plurality of reference voltages by a control signal inputted to the control signal input terminal.例文帳に追加

スイッチング方式の電力変換回路と、負荷電流に応じた帰還信号を発生する電流検出回路と、電力変換回路を駆動するＳＷＲ制御回路とを備えたスイッチングレギュレータ電源装置であって、ＳＷＲ制御回路は、制御信号入力端子と、制御信号入力端子に入力された制御信号によって複数の基準電圧を出力することが可能な基準電圧回路とを設けた。 - 特許庁

To provide a control device of a matrix converter which is operated while minimizing higher harmonics in the input current or the output voltage and reducing the switching loss in a modulation method for switching the matrix converter by using the comparison results of a carrier signal of triangular wave or sawtooth wave and six kinds of signal wave.例文帳に追加

三角波あるいは鋸波のキャリア信号と、６種類の信号波の比較結果を用いてマトリックスコンバータをスイッチングする変調手法において，入力電流や出力電圧の高調波を最小に抑えつつスイッチング損が低減されて運転されるマトリックスコンバータの制御装置を提供する。 - 特許庁

This power conversion apparatus comprises a main supply path P1 stepping up input DC voltage output by a booster circuit 80 interposition installed, a bypass supply path P2 functioning as a bypass path of the main supply path P1 when boost operation is stopped, and a switch circuit 70 interposition installed in the bypass supply path P2.例文帳に追加

この電力変換装置は、介装された昇圧回路８０により入力直流電圧を昇圧して出力するメイン供給路Ｐ１と、昇圧動作停止時におけるメイン供給路Ｐ１のバイパス路として機能するバイパス供給路Ｐ２と、バイパス供給路Ｐ２に介装されたスイッチ回路７０とを備えている。 - 特許庁

To provide a duty ratio correction circuit, capable of correcting duty ratio using an activated edge in an input external clock signal, and to provide a flip-flop capable of performing synchronization operation, by precharging own output node by own source voltage that responds to a clock signal and a reset signal.例文帳に追加

入力される外部クロック信号の活性化エッジを用いてデューティ比を補正することができるデューティ比補正回路を提供し、また、クロック信号及びリセット信号に応答して自体の電源電圧が自体の出力ノードをプリチャージすることにより、同期化動作を行うことができるフリップフロップを提供すること。 - 特許庁

A bridgeless power factor improvement converter is configured so that a gate drive section performs control for gradually increasing an on-time ratio of a boosting converter switch from zero, that is, soft-start control, each time a voltage polarity of an AC input in a totem-pole bridgeless power factor converter (TPBL converter) performs an inverting operation.例文帳に追加

ゲート駆動部が、トーテムポール方式ブリッジレス力率コンバータ（ＴＰＢＬコンバータ）における交流入力の電圧極性が反転するたびに、昇圧コンバータスイッチのオン時比率をゼロから徐々に増加させる制御、すなわち、ソフトスタート制御を行うようにブリッジレス力率改善コンバータを構成する。 - 特許庁

At the time of recovering from a power saving mode according to the input of a restoration signal, any uncertain signal generated under an intermediate potential whose voltage is gradually increasing is canceled by masking a CPLD for controlling power saving at the time of supplying a power to a device whose power supply is interrupted.例文帳に追加

節電モードから復帰信号の入力によって復帰させる場合に、電力の供給が遮断されていたデバイスに電力を供給する際、徐々に電圧が上がっていく中間電位下で発生する不確定な信号を節電制御用ＣＰＬＤにマスキングを施すことで、これをキャンセルする。 - 特許庁

When at least one contact of the output contacts of the power ON switch 15 and relay 2 is turned ON, the power is supplied to a load 8 and a power supply circuit 6 from the AC power supply and a voltage detecting circuit 7 receives an input from the AC power supply 1 and outputs the energizing signal.例文帳に追加

電源入りスイッチ１５とリレー２の出力接点の内の少なくとも一方がオンしている場合には、交流電源１から負荷８と電源回路６に電源が供給されるとともに、電圧検知回路７は交流電源１から入力が供給されて通電信号を出力する。 - 特許庁

Since the charging current applied to a smoothing means is shunted by a first rectifying circuit, comprising the high-speed recovery diodes and a second rectifying circuit comprising low speed recovery diodes, so that a large current produced in the neighborhood of the peak value of an AC input voltage is not applied to the high-speed recovery diode.例文帳に追加

また上記高速リカバリ型ダイオードによる第１の整流回路と、低速リカバリ型ダイオードによる第２の整流回路により平滑手段への充電電流が分流させることで、高速リカバリ型ダイオードに対して交流入力電圧のピーク値近辺での大電流が流れないようにする。 - 特許庁

The receiver comprises: an input terminal; a tunable band filter capable of changing a center frequency; a distortion element connected to the tunable band filter; a demodulation circuit connected to the distortion element; an S meter measuring circuit for measuring the voltage of a low frequency signal demodulated by the demodulation circuit; and an S meter comparison circuit.例文帳に追加

受信機は、入力端子と、中心周波数を変えることができるチューナブル帯域フィルタと、チューナブル帯域フィルタに接続された歪み素子と、歪み素子に接続された復調回路と、復調回路で復調した低周波信号の電圧を測定するＳメータ測定回路と、Ｓメータ比較回路等からなるものである。 - 特許庁

A secondary battery system A includes: a plurality of charging batteries 2-4 connected in parallel; a converter 5 for adjusting and outputting a voltage input from the charging batteries 2-4; and a working battery 7 charged by the output of the converter 5 and supplying the power to a load 6.例文帳に追加

互いに並列に接続された複数の充電用電池２〜４と、充電用電池２〜４から入力された電圧を調整して出力するコンバータ５と、コンバータ５の出力によって充電され、負荷６に電力を供給する作動用電池７とを備えて二次電池システムＡを構成する。 - 特許庁

An amplitude control circuit block VACTLBK1, which is provided on the loopback-wiring lines, converts the voltage amplitude levels of signals, which are input from LNp1 and LNn1, into the levels based on an amplitude setting signal VASET by using a variable gain amplifier circuit AMP1 and the like, and outputs the signals to LNp2 and LNn2.例文帳に追加

ループバック配線上には振幅制御回路ブロックＶＡＣＴＬＢＫ１が設けられ、ＶＡＣＴＬＢＫ１は、可変利得アンプ回路ＡＭＰ１等を用いてＬＮｐ１，ＬＮｎ１から入力された信号の電圧振幅レベルを振幅設定信号ＶＡＳＥＴに基づくレベルに変換してＬＮｐ２，ＬＮｎ２に出力する。 - 特許庁

By using as input voltage of the booster circuit not the conventionally used output VDD of the regulator circuit 104, but rather the output VDD0 of the rectifier circuit portion 103, which is a higher potential than the VDD, the high potential necessary for writing data to a memory can be obtained with a small circuit area.例文帳に追加

昇圧回路の入力電圧として、従来使われていたレギュレータ回路１０４の出力ＶＤＤではなく、ＶＤＤよりも高電位である整流回路部１０３の出力ＶＤＤ０を用いることにより、小さい回路面積で、メモリへのデータ書き込みに必要な高電位を得ることができるものである。 - 特許庁