「layout process」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

This process repeats until only a single layout node remains in the node pool that represents the entire paragraph of text.例文帳に追加

ノードプール中に残っているのが、テキストのパラグラフ全体を表す単一のレイアウトノードだけになるまで、このプロセスが繰り返される。 - 特許庁

An instance is arranged with taking noise into consideration in a layout and wiring process 130 using noise amount and degree of noise reduction found in a noise amount calculation process 100 and a wiring information extraction process 120.例文帳に追加

ノイズ量算出工程１００および配線情報抽出手段１２０において求めたノイズ量とノイズ低減の度合いを用いて、配置配線工程１３０においてノイズを考慮したインスタンスの配置を行う。 - 特許庁

To avoid returning from a process for designing assembly procedure to a process for part selection and wiring design, by validating production characteristics in a process for part selection and layout design, when a printed wiring board is designed.例文帳に追加

プリント配線板を設計する際に、部品選択および配置設計を行う工程で製造性を検証し、組立手順設計の工程から部品選択や配線設計の工程に戻らなくて済むようにする。 - 特許庁

In a layout pattern preparing process, a plurality of layout patterns of bearing walls for the exterior walls and/or partition walls are prepared on the basis of the set plane shape and the number of required bearing walls in each direction.例文帳に追加

配置パターン作成工程では、設定された平面形状及び各方向の必要耐力壁数に基づいて外壁及び、又は間仕切り壁に対する耐力壁の複数の配置パターンを作成する。 - 特許庁

In a layout pattern preparing process, a plurality of layout patterns of the bearing walls for the external walls or partition walls are prepared based on the set plane shape and the set number of required bearing walls in each direction.例文帳に追加

配置パターン作成工程では、設定された平面形状及び各方向の必要耐力壁数に基づいて外壁及び、又は間仕切り壁に対する耐力壁の複数の配置パターンを作成する。 - 特許庁

From the stage of the layout routing processing, a wirable area rate is given to a region excluding existing wiring for an arbitrary unit area, and layout design is performed in consideration of timing and a process area rate.例文帳に追加

配置配線処理の段階から、任意の単位面積に対して既存配線を除いた領域に配線可能面積率を与えて、タイミングとプロセス面積率を考慮してレイアウト設計を行う。 - 特許庁

To provide a mask layout forming method for an electron beam exposure for reducing generated slivers when a fracture process is implemented so as to transfer a layout including a diagonal line pattern on a photomask.例文帳に追加

斜線パターンを含むレイアウトをフォトマスク上に転写するためにフラクチャー過程を行うとき、スライバーの発生を減少できる電子ビーム露光のためのマスクレイアウト形成方法を提供する。 - 特許庁

To provide a method of changing the layout of a ribbon wire, by which the number of parts can be decreased to reduce the cost, a production process of a wire harness, a layout changing device for a ribbon wire, a connector and a wire harness.例文帳に追加

部品点数を減少させてコストダウンを図ることのできるリボン電線の配索変換方法、ワイヤハーネスの製造方法、リボン電線の配索変換装置、コネクタおよびワイヤハーネスを提供する。 - 特許庁

In a rating process, all the layout patterns prepared in the pattern preparing process are rated based on the preset degree of column adjacency, degree of planar dispersion and degree of vertical dispersion in every direction to rate each layout pattern.例文帳に追加

点数付け工程では、配置パターン作成工程で作成された全ての配置パターンに対し、各方向毎に、予め設定された柱隣接度，平面的分散度，立面的分散度に基づいて点数付けを行うことで、各配置パターン毎に点数を付ける。 - 特許庁

The data of the PDF files created in the third process is transferred to Macintosh version personal computers in a forth process, layout operations are performed in a fifth process, and the printing plates are output by a high resolution image setter and offset printing plates are created in a sixth process.例文帳に追加

そして、第４工程で、前記工程に作成されたＰＤＦファイルのデータをＭａｃｉｎｔｏｓｈ版パーソナルコンピュータへ移動し、第５工程で面付作業を行い、第６工程で高解像度イメージセッターで印刷版を出力し、オフセット印刷版を作成する。 - 特許庁

A process control configuration and management system provides a plurality of function blocks representing a plurality of devices in relation to a spatial layout of a facility in which the process control system is implemented.例文帳に追加

プロセスコントロール構成および管理システムが、該プロセスコントロールシステムが実現されている施設の空間的レイアウトに関連する複数のデバイスを表す複数の機能ブロックを提供する。 - 特許庁

The configuration and management system also provides process control information and process simulation information related to each of the plurality of devices in relation to the spatial layout of the facility.例文帳に追加

該構成および管理システムはまた、該施設の該空間的レイアウトに関連する該複数のデバイスの各々に関するプロセスコントロール情報およびプロセスシミュレーション情報を提供する。 - 特許庁

To instantaneously extract layout constitutions of all combined devices in a new layout design, and to prepare and output a normal layout verification rule, and to clearly discriminate and output abnormal layout constitutions of an abnormal device or the like, and to easily discover an error part at the time of LVS or DRC verification for attaining the generating efficiency of a manufacturing process.例文帳に追加

新しいレイアウト設計に際しても即座に全組合せデバイスのレイアウト構成を抽出し、正規のレイアウト検証ルールを作成し出力する他、不正規デバイス等の不正規のレイアウト構成を明確に区別して出力しＬＶＳやＤＲＣの検証時にエラー個所を容易に発見し製造プロセス生成の効率化を図る。 - 特許庁

To provide a pattern distortion correcting device which corrects the distortion of a layout pattern while taking not only an edge shift quantity but a process margin as well into consideration.例文帳に追加

エッジシフト量だけでなく、プロセスマージンも考慮しながら、レイアウトパターンの歪み補正を行うパターン歪み補正装置を提供する。 - 特許庁

To improve a yield by predicting and evaluating a result of a polishing process in a short period of time and thus making layout correction fast.例文帳に追加

研磨工程の結果を短時間で予測・評価し、もってレイアウト修正を高速化して短時間で歩留まりを向上すること。 - 特許庁

To provide an LSI layout design device for compensating a deviation in capacitance after process migration and to guarantee operation timing for each node.例文帳に追加

プロセスマイグレーション後の容量関係のずれを補正し、各ノードの動作タイミングを保証するＬＳＩレイアウト設計装置を提供すること。 - 特許庁

To improve a yield in a short period of time by predicting/evaluating a result of a polishing process in a short period of time and thereby accelerating layout correction.例文帳に追加

研磨工程の結果を短時間で予測・評価し、もってレイアウト修正を高速化して短時間で歩留まりを向上すること。 - 特許庁

In addition, the process reflows the annotation to adapt it to a new layout while keeping the initial intent and meaning of the annotation.例文帳に追加

本プロセスはさらに、注釈の当初の意図および意味を保持しながら新しいレイアウトに適合するように注釈をリフローさせる。 - 特許庁

The new process shares all its parent's resources, such as file descriptors, signal-handling status, and memory layout. 例文帳に追加

新しく生成されたプロセスはファイル記述子やシグナルハンドラの状態、メモリレイアウトのような親が持っているリソースすべてを共有します。 - FreeBSD

To easily carry out prior layout setting for an electronic album a process of travel planning, and to facilitate sorting and organizing in later album creation.例文帳に追加

電子アルバム作成にあたり、旅行計画の過程で無理なく事前のレイアウト設定を可能とし、事後の分類、整理を容易化する。 - 特許庁

A learning process means 106 finds the variation quantities of the layout features of the extracted logical elements and stores them as a history.例文帳に追加

学習処理手段１０６は、抽出された論理要素のレイアウト特徴の変動量を求め、これを履歴として格納する。 - 特許庁

To provide a method for enhancing the efficiency of the proximity correction of a pattern forming process in terms of given chip layout design, and constitution therefor.例文帳に追加

所与のチップ・レイアウト設計に関するパターン形成プロセスの近接補正の効率を高める方法および構成を提供すること。 - 特許庁

To avoid a problem caused by linkage between jobs wherein setting of banner printing and setting of a finishing process, a layout process or the like are used together, and to adapt a process according to a state to provide printout optimum to a user.例文帳に追加

バナー印刷の設定と仕上げ処理やレイアウト処理などの設定が併用されたジョブの結合による不具合を回避することができ、状況に応じて処理を適応することで、ユーザに最適な印刷出力を提供すること。 - 特許庁

In addition, a program and a layout for cutting out each moving image on a frame basis to process it into a predetermined form is stored in the storage part 130.例文帳に追加

また、記憶部１３０には各動画をコマ毎に切り出して所定の形態に加工するためのプログラムとレイアウトとが格納されている。 - 特許庁

In the wiring data generation process (step S20), the first wiring is designed and wiring data indicating the layout and shape of the first wiring are generated.例文帳に追加

配線データ生成工程（ステップＳ２０）では、第１配線を設計し、第１配線のレイアウトおよび形状を示す配線データを生成する。 - 特許庁

The calculated electric characteristics are displayed as a result of inspection, and fed back to the manufacturing process of a semiconductor device and the layout data of a mask.例文帳に追加

算出した電気的特性が検査結果として表示され、半導体装置の製造プロセスおよびマスクのレイアウトデータにフィードバックされる。 - 特許庁

Thus, the layout area of the sense amplifier is reduced for increased process margin and wiring area, resulting in no gate wiring.例文帳に追加

本発明によると、センスアンプのレイアウト面積を低減し、工程マージンを増加させ、配線面積を増加させて、ゲートの配線をなくすことができる。 - 特許庁

To provide an antenna system where spacing of layout of conductor elements is easily attained attended with the small-sized system and a process for continuity is not required.例文帳に追加

装置の小型化に伴い導体素子を配置するスペース取りが易しくかつ導通するための工程が不必要なアンテナ装置を提供する。 - 特許庁

The SAP is included in a mask layout for efficient self-alignment of various sub-layouts of a target pattern in a multi-patterning lithography process.例文帳に追加

ＳＡＰは、マルチパターニングリソグラフィ工程中のターゲットパターンの様々なサブレイアウトの効率的なセルフアライメントのためにマスクレイアウト内に含まれる。 - 特許庁

To provide a method for correcting a hold time error that can satisfy a plurality of timing restrictions in a layout process of an integrated circuit.例文帳に追加

集積回路のレイアウト工程において，複数のタイミング制約を満足するホールドタイムエラーを修正することができる方法を提供する。 - 特許庁

The method of automatically forming the integrated circuit layout includes: a process 510 of determining a first cell height; a process 520 of manufacturing a plurality of standard cells each having the first cell height; and a process 530 of forming the integrated circuit layout from the plurality of standard cells by arranging and wiring the plurality of standard cells.例文帳に追加

集積回路レイアウトを自動的に形成する方法は、第１のセル高さを決定する工程５１０と、第１のセル高さを有する複数の標準的なセルを製作する工程５２０と、複数の標準的なセルから、複数の標準的なセルを配置配線させることにより集積回路レイアウトを形成させる工程５３０とを含む。 - 特許庁

The process for acquiring the backside layout data includes a process for detecting the light-emitting position of emission light 6 by a detector 7, which is generated by passing a forward current into a light-emitting device 5 that has a pn junction provided in the semiconductor chip, and a process for superposing the light-emitting position and the surface side layout data of the semiconductor chip.例文帳に追加

また、裏面側レイアウトデータを得る工程は、半導体チップ内に設けられたｐｎ接合を有する発光素子５に順方向電流を流すことによって生じる発光光６の発光位置を検出器７によって検出する工程と、発光位置と半導体チップの表面側レイアウトデータとを重ね合わせる工程とを有する。 - 特許庁

The method for designing semiconductor integrated circuit includes a process to preferentially layout the primitive cells on cells on which the power switches can not be laid out within multiple cells, and a process to layout the power switches on a cell on which the primitive cells were not laid out within the multiple cells, on the semiconductor integrated circuit having the multiple cells to layout the power switches or the primitive cells.例文帳に追加

半導体集積回路の設計方法は、電源スイッチ又はプリミティブセルを配置するための複数のセルを有する半導体集積回路に対して、複数のセルのうちの電源スイッチを配置できないセルに、優先的にプリミティブセルを配置する工程と、複数のセルのうちのプリミティブセルが配置されなかったセルに電源スイッチを配置する工程と、を含む。 - 特許庁

To provide a color filter manufacturing line system of high operating ratio, which flexibly changes a layout structure or the like of a plurality of platemaking lines for realizing processing processes (platemaking process) including a photolithography process.例文帳に追加

フォトリソグラフィプロセスを含む処理工程（製版工程）を実現する複数の製版ラインの配置構成等を柔軟に変更することができる高い稼働率のカラーフィルター製造ラインシステムを提供する。 - 特許庁

To provide a color filter manufacturing line system of high operating ratio, which flexibly changes a layout structure or the like of a plurality of plate making lines for realizing processing processes (plate making process) including a photolithography process.例文帳に追加

フォトリソグラフィプロセスを含む処理工程（製版工程）を実現する複数の製版ラインの配置構成等を柔軟に変更することができる高い稼働率のカラーフィルター製造ラインシステムを提供する。 - 特許庁

To provide photomask data correction techniques to extract a defective portion of a wafer process on a design layout and to compensate resolution failure of a resist pattern in a lithography process for manufacturing a semiconductor.例文帳に追加

設計レイアウト上のウェハプロセスの不具合箇所抽出を可能とするとともに、半導体製造リソグラフィ工程におけるレジストパタン解像不良を補うフォトマスクデータ補正技術を提供する。 - 特許庁

In layout design of an analog circuit, a process S1 for extracting a circuit net list 1, a process S2 for inserting virtual parasitic resistance in the circuit net list, and a process S3 wherein simulation is executed and arrangement wiring restriction is derived, are included.例文帳に追加

アナログ回路のレイアウト設計において、回路ネットリスト１の抽出を行う工程Ｓ１と、この回路ネットリストに仮想寄生抵抗を挿入する工程Ｓ２と、シミュレーションを実行し、配置配線制約を導出する工程Ｓ３を備えている。 - 特許庁

The device extracts a paragraph area and a graph area by analyzing document graphs in layout corresponding to a printing document with a layout analyzing part 11 while segmenting characters in the paragraph area to recognize and process with a character recognizing part 12.例文帳に追加

印刷文書に対応した文書画像をレイアウト解析部１１にてレイアウト解析して文章領域と図表領域を抽出すると共に文字認識部１２にて文章領域中の文字を切り出して認識処理する。 - 特許庁

The method of generating a design layout pattern of a semiconductor aims to generate by a projection optical system a layout pattern in which wiring lines are designed in the same pitch on a wafer, and the method includes a process of making uniform wiring line end parts 101 of the layout pattern 100 and the opposition space 101a between patterns formed in this wiring line direction.例文帳に追加

ウェハ上に配線ラインが等ピッチで設計されているレイアウトパタンを投影光学系により形成するための半導体設計レイアウトパタン生成方法であって、レイアウトパタン１００の配線ライン端部１０１とこの配線ライン方向に配置されたパタン間の対向スペース１０１ａを均一化する工程を含む。 - 特許庁

A layout of a printing result is arranged and inputted by a scanner so that a personalized setting person process it, and then the new setting is available.例文帳に追加

印刷結果は、パーソナライズ設定者が加工を行えるようにレイアウトを行い、スキャナ入力することにより、その新たな設定を可能とする。 - 特許庁

To obtain a Multi-Fin type transistor having a small layout area and a high driving capacity without increasing the number of steps in the process.例文帳に追加

プロセス工程数を増加させることなく、レイアウト面積が小さく且つ駆動能力が高いＭｕｌｔｉ−Ｆｉｎ型トランジスタを実現できるようにする。 - 特許庁

To provide a semiconductor device, easy in wire bonding process and provided with a pad layout capable of narrowing a pitch between probe contacting regions where a probe needle is planted.例文帳に追加

ワイヤボンディング処理が容易であり、プローブ針立てが行われるプローブ接触領域の狭ピッチ化が可能なパッドレイアウトを有する半導体装置を提供する。 - 特許庁

In a music playing process, the screen display of a display part 19 is updated based upon read-out musical piece data according to the set display mode and display layout.例文帳に追加

演奏処理では、読み出した楽曲データに基づき、設定された表示モード、表示レイアウトに従って、表示部１９の画面表示が更新される。 - 特許庁

To obtain a semiconductor device and its layout method that has enhanced yield and superior reliability in a manufacturing process.例文帳に追加

製造工程における歩留りや信頼性が高められた半導体装置、および歩留りや信頼性の高い半導体装置のレイアウト方法を提供する。 - 特許庁

To appropriately perform the alignment of a pair of substrates in a manufacturing process, while improving the flexibility in the layout of a wiring in an electrooptical device.例文帳に追加

電気光学装置における配線のレイアウトの自由度を向上させつつ、製造工程において一対の基板のアライメントを適切に実行可能とする。 - 特許庁