| 意味 | 例文 |
logical analysisの部分一致の例文一覧と使い方
該当件数 : 63件
a logical analysis 例文帳に追加
理詰め - EDR日英対訳辞書
logical analysis 例文帳に追加
論理上の分析. - 研究社 新英和中辞典
the logical analysis of mathematical reasoning 例文帳に追加
数学的な推論の論理的な分析 - 日本語WordNet
ANALYSIS DEVICE AND METHOD FOR LOGICAL CIRCUIT AND STORAGE MEDIUM THAT STORES ANALYSIS PROCESSING PROGRAM FOR LOGICAL CIRCUIT例文帳に追加
論理回路解析装置、論理回路解析方法、及び論理回路解析処理プログラムを記憶した記憶媒体 - 特許庁
METHOD, LOGICAL DEVICE, AND SYSTEM FOR MULTITHREAD ACHIEVABILITY ANALYSIS例文帳に追加
マルチスレッド到達可能性分析のための方法、論理装置及びシステム - 特許庁
SYSTEM, METHOD AND LOGICAL DEVICE FOR TIMING ANALYSIS CONSIDERING CROSSTALK例文帳に追加
クロストークを考慮したタイミング分析のためのシステム、方法及び論理装置 - 特許庁
TIMING ANALYSIS PROGRAM FOR LOGICAL CIRCUIT, ITS METHOD AND RECORDING MEDIUM例文帳に追加
論理回路のタイミング解析プログラム、タイミング解析方法および記録媒体 - 特許庁
To provide a semiconductor design supporting device for facilitating an analysis of logical simulation results.例文帳に追加
論理シミュレーション結果の解析を容易にする半導体設計支援装置を提供する。 - 特許庁
a philosophy that is based on logical analysis of the language of science that developed symbolic logic 例文帳に追加
科学の言語の論理的分析を基盤とし,記号論理学を発展させた哲学 - EDR日英対訳辞書
The firmware has: an initialization routine of reading the logical expression from the second nonvolatile memory, analyzing it, and storing an analysis result thereof into the volatile memory; and a logical operation execution routine of reading the analysis result of the logical expression from the volatile memory and executing it.例文帳に追加
ファームウェアは、第2の不揮発性メモリから論理式を読み出して解析し、その解析結果を揮発性メモリに記憶する初期化ルーチンと、揮発性メモリから論理式の解析結果を読み出して実行する論理演算実行ルーチンとを有する。 - 特許庁
Then, a reference page determining part 207 decides the logical page located at the head of each item as the reference logical page, and a document analysis part 205 generates the data configuration information in which logical pages consecutive to the reference logical pages and connected sequentially for each reference logical page are associated with the file name that shows data.例文帳に追加
そして、基準ページ決定部207は項目毎の先頭に位置する論理ページを基準論理ページと決定し、文書解析部205はデータを示すファイル名に対応づけて基準論理ページ毎に当該基準論理ページに連続する論理ページが順次連結されたデータ構成情報を生成する。 - 特許庁
To facilitate the analysis of a clock supply path in a logical circuit and reduce the labor in clock synthesis to provide the creation of a logical circuit having unintended multi-stage logic.例文帳に追加
論理回路のクロック供給経路の解析を容易にし、クロック合成の際の手間を削減して、意図しない多段の論理を持つ論理回路の作成を防止する。 - 特許庁
In addition, the circuit can be rationalized by detecting the redundancy of the circuit which can not be detected by still analysis and the logical synthesis time, logical optimization time and static power consumption analysis time can be shortened.例文帳に追加
また、静的解析では見出だすことができない回路冗長性を発見することにより回路の合理化を図ると同時に、論理合成時間、論理最適化時間、静的消費電力解析時間の短縮を図ることができる。 - 特許庁
The method includes: collecting statistical information from an RFID reader for each base logical reader unit; analyzing the number of tags for each base logical reader unit based on the statistical information to determine error occurrence possibility for each base logical reader unit; and reporting results of the analysis of the number of tags for each base logical reader unit.例文帳に追加
RFIDリーダーからベース論理リーダー単位に統計情報を集めて、統計情報からベース論理リーダー単位にタグ数を分析してベース論理リーダー単位にエラーの発生可能性を判別し、ベース論理リーダー単位にタグ数を分析した分析結果を報告することを特徴とする。 - 特許庁
To facilitate asynchronous path analysis, and to shorten logical synthesis time in designing a semiconductor circuit such as an LSI.例文帳に追加
LSIなどの半導体回路設計において、非同期パス解析の容易化と、論理合成時間の短縮を実現する。 - 特許庁
To provide a logic system designing method for reducing leak by forcing the sate of a logical gate based on probabilistic analysis.例文帳に追加
確率的分析にもとづき、論理ゲートの状態を強制し、リークを低減する論理システム設計方法を提供すること。 - 特許庁
A logical structure extraction processing part 312, a morpheme analysis part 314 and a semantic class analysis part 316 analyze the document inputted by the text document input part 311.例文帳に追加
論理構造抽出処理部312、形態素解析部314および意味クラス解析部316は、テキスト文書入力部311によって入力された文書を解析する。 - 特許庁
The analysis of the reverberation part includes acquiring a logical reverberation signal and relating the reverberation signal measured for determining borehole fluid characteristic with the logical reverberation signal.例文帳に追加
残響部分の分析は、理論的残響信号を取得することと、ボアホール流体特性を決定するために測定された残響信号を理論的残響信号と関係づけることとを含み得る。 - 特許庁
Natural language analysis processing is subjected to a first textual input about morphology, syntax and semantics, a suitable logical form is created by sentence to obtain a first set (1,696) of logical forms, and a second set of logical forms is further obtained for a second textual input.例文帳に追加
第一テキスト入力に対して、形態学、構文および意味に関し、自然語解析処理を行い、文章毎に適切な論理形態を作成して第一論理形態集合(1696)を得て、更に第二テキスト入力に対して、第二論理形態集合を得る。 - 特許庁
Then, voltage drop analysis S5-2 is executed, and the voltage drop quantity information of a whole chip and the voltage drop quantity information of each logical cell is acquired.例文帳に追加
次に、電圧降下解析S5−2を行い、チップ全体の電圧降下量情報、各論理セルの電圧降下量情報を得る。 - 特許庁
The analysis includes determining whether or not particular MediaFLO Logical Channel (MLC) data is present within an overhead information symbols channel.例文帳に追加
解析は、オーバーヘッド情報シンボルチャネルの中で特定のMediaFLO論理チャネルデータ(MLC)があるか否かを判定することを含む。 - 特許庁
The method for generating fault tree analysis which is configured to generate a fault tree analysis diagram from a state transition model which is represented in terms of events and transitions includes steps of interpreting the state transition model, as at least one logical formula and generating a fault tree analysis where the given event is disposed at a top event, based on the logical formula.例文帳に追加
本発明は、イベントと遷移とで表される状態遷移モデルから故障の木解析図を生成する故障の木解析生成方法であって、状態遷移モデルを少なくとも一以上の論理式として解釈し、論理式に基づいて、与えられたイベントをトップイベントとする故障の木解析を生成する故障の木解析生成方法である。 - 特許庁
To provide a means for logical simulations that enables analysis of consumed currents matching various operating modes of a circuit, without having to output detailed information about each basic element as the results of processing logical simulations.例文帳に追加
詳細な各基本素子に関する情報を論理シミュレーションの処理結果として出力することなく、回路の様々な動作モードに応じた消費電流解析を可能とする論理シミュレーションの手段を提供する。 - 特許庁
When a preview instruction is submitted, a logical page extraction part 206 extracts as the logical pages, the pages consecutive for each item of data which corresponds to the physical pages continuously assigned in each page according to the analysis result.例文帳に追加
プレビュー指示があると、論理ページ抽出部206は解析結果に応じてページ毎に連続的に振られた物理ページに対応つけてデータの項目毎に連続したページを論理ページとして抽出する。 - 特許庁
When a user inputs a key word through an input/output part 12, an input analysis part 13 generates a retrieval expression represented as the logical expression of the key word.例文帳に追加
ユーザが入出力部12からキーワードを入力すると、入力解析部13はキーワードの論理式として表現される検索式を生成する。 - 特許庁
The analytic algorithm for the cluster analysis creates at least one analytic model in an analytical logical data model from the resident data in the relational database.例文帳に追加
クラスタ分析に対する分析アルゴリズムは関係データベース内に常駐するデータから分析論理データ・モデル内に少なくとも1つの分析モデルを作り出す。 - 特許庁
The memory testing system 1 includes an interleave controller 10, a fail information storing section 20, a logical OR section 30, a memory for analysis 40, and a repair calculating section 50.例文帳に追加
メモリ試験装置1は、インターリーブコントローラ10と、フェイル情報格納部20と、論理和部30と、解析用メモリ40と、リペア演算部50とを備えている。 - 特許庁
An RTL analysis purser part 2 inputs input RTL 1, and analyzes the part of the logical description of the input RTL 1, and extracts the signal information of the input signal and output signal of each logical description, and outputs the signal information with the target logical description to an RTL output part 3.例文帳に追加
RTL解析パーサ部2は、入力RTL1を入力し、入力RTL1の論理記述の部分について解析を行い、各論理記述の入力信号、出力信号の信号情報を抽出し、その信号情報を対象の論理記述と併せてRTL出力部3に出力する。 - 特許庁
The RTL output part 3 converts the logical description into the description of a low rank hierarchical instance based on the signal information transferred for each logical description from the RTL analysis purser part 2, and writes the description of the hierarchical instance in the output RTL 5, and writes the logical description of each hierarchy in a temporary file 4.例文帳に追加
RTL出力部3は、RTL解析パーサ部2から各論理記述毎に渡される信号情報に基づいて、論理記述を下位の階層インスタンスの記述に変換し、その階層インスタンスの記述を出力RTL5に書き出すとともに、各階層の論理記述をテンポラリファイル4に書き出す。 - 特許庁
To acquire the correction information of a program as logical coordination on a design desired by a developer without performing the manual source code analysis of a program file.例文帳に追加
人手によるプログラムファイルのソースコード解析を行うことなく、開発者が望む設計上の論理的なまとまりとしてプログラムの修正情報を得ることができるようにする。 - 特許庁
A disk structure propriety diagnostic part 32 decides a degree of effect of the new logical disk structure based on the analysis result by the access information history analyzing part 33.例文帳に追加
ディスク構成妥当性診断部32は、アクセス情報履歴解析部33による解析結果に基づいて、上記の新たな論理ディスク構成の効果度を判定する。 - 特許庁
In developing an inputted plotting instruction on a bit map, the logical operation processing specified by the plotting instruction is analyzed by a source, a pattern and a logical operation code which are objects of logical operation, additional information operation corresponding to each pixel on the bit map is prepared on the basis of the analysis results and the additional information of each pixel is prepared on the basis of the additional information operation.例文帳に追加
入力された描画命令をビットマップに展開する際に、描画命令が指定する論理演算処理を、その対象となるソース、パターンおよび論理演算コードにより解析し、該解析結果に基づいて、前記ビットマップの各ピクセルに対応する付加情報用オペレートを作成し、これに基づいてピクセル毎の付加情報を作成する。 - 特許庁
To provide a logical analysis method and system by which both output signals can be specified by observing the signals caused on a transmission line of a simultaneous two-way transmitter.例文帳に追加
同時双方向伝送装置の伝送路上に生じる信号の観測によって双方の出力信号の特定を可能にする論理解析方法及び装置を提供することにある。 - 特許庁
This model is obviously opposite to a usual multiple resolution analysis which classifies an image as the hierarchy of a geometrical object in a physical and logical screen.例文帳に追加
このモデルは、画像を物理的及び論理的画面において幾何学的なオブジェクトの階層として分類する従来の多重解像度解析とは明らかな対照を成すものである。 - 特許庁
The operating method is provided with a transmitting/receiving function by which a hyper visor receives the contents of an inputted command by a command input operation from the guest OS console on the end user's side operated by the logical computer and notifies the command to the guest OS operated by the logical computer specified by the command in block after analysis.例文帳に追加
論理計算機で稼動している、エンドユーザ側のゲストOSコンソールからのコマンド投入操作によって、ハイパバイザが投入されたコマンドの内容を受信し、解析後、コマンドで指定された論理計算機で稼動しているゲストOSに一括してコマンドを通知する送受信機能を設けた。 - 特許庁
A clock analysis part 4 of the logical circuit designing device 1 extracts, for a logical circuit given in the form of a net list or the like, clock paths of flip flop, latch and hard macro cell to a clock input pin from a name of a terminal or network which is to be a clock supply source designated by a clock designation part 2.例文帳に追加
論理回路設計装置1のクロック解析部4は、ネットリストなどの形式で与えられた論理回路について、クロック指定部2によって指定されたクロック供給源となる端子またはネット名から、フリップフロップとラッチおよびハードマクロのクロック入力ピンへのクロック経路を抽出する。 - 特許庁
A logical structure analysis processing part 104 analyzes the logical structure of a document on the basis of attribute information of the area to extract objects, and a similarity calculation part 108 obtains similarities between respective extracted objects and respective objects in a storage part 107 to retrieve an object image.例文帳に追加
論理構造解析処理部104は領域の属性情報を基に文書の論理構造を解析し、オブジュクトを抽出し、類似度算出部108は、抽出された各オブジュクトと格納部107内の各オブジュクトとの類似度を求め、対象画像を検索する。 - 特許庁
In a state that the graphic data of various circuit blocks are registered in a data storage means 11, RTL data inputted to a data input means 12 are analyzed by a syntax analysis means 13 and a context analysis means 14 and logical structure data connecting nodes by edges are generated.例文帳に追加
各種の回路ブロックの図形データがデータ記憶手段11に登録された状態で、データ入力手段12に入力されるRTLデータを構文解析手段13と文脈解析手段14が解析し、ノードがエッジで接続されている論理構造データを生成する。 - 特許庁
If the person skilled in the art can obtain the invention just by logical analysis, inference or limited experimentation on the basis of the prior art, the invention is obvious and therefore has no prominent substantive features. 例文帳に追加
当業者が先行技術に基づいた論理分析、推論、限られた実験だけで発明を取得できる場合、発明は自明であり、したがって突出した実質的特徴を有さない。 - 特許庁
Timing analysis of a net list is performed at the time of logical synthesis and when breach of holding time is detected in a path between FF circuits 11, 12, the FF circuit 12 at a rear stage is replaced with an FF circuit 30 for correction.例文帳に追加
論理合成時に、ネットリストのタイミング解析を行ない、FF回路11,12間のパスにおいてホールドタイム違反を検出した場合、後段のFF回路12を修正用FF回路30に置き換える。 - 特許庁
The RTL output part 3 writes the part which is decided to be other than the logical description in the input RTL 1 by the RTL analysis purser part 2 in the output RTL 5 as it is without converting it.例文帳に追加
RTL出力部3は、RTL解析パーサ部2において入力RTL1における論理記述以外と判定された部分については変換を行わずに、そのまま出力RTL5に書き出す。 - 特許庁
To provide a semiconductor integrated circuit device that has a mechanism for locating a physical failure in a data bus and also a logical failure in data transfer, and a data transfer failure analysis method therefor.例文帳に追加
データバスの物理的な故障の他、データ転送における論理的な障害が発生した箇所を特定する機構を備えた半導体集積回路装置及びそのデータ転送障害解析方法を提供する。 - 特許庁
An access information history analyzing part 3 analyzes the history information of the access information stored in the access information history database 4 and simultaneously generates candidates for new logical disk structure based on an analysis result.例文帳に追加
アクセス情報履歴解析部33は、アクセス情報履歴データベース4に蓄積されたアクセス情報の履歴情報を解析すると共に該解析結果に基づいて新たな論理ディスク構成の候補を作成する。 - 特許庁
To save a space of analysis logic and to dispense with reassembly of a hardware circuit whenever the logic is updated by enabling to construct a simple CPU core with high performance on a logical integrated circuit such as FPGA.例文帳に追加
FPGA等の論理集積回路上において、簡易で高パーフォーマンスのCPUコアを構築することができるようにして、解析ロジックの省スペース化を図ると共に、ロジック更新の度にハードウェア回路を組み替える必要をなくす。 - 特許庁
To provide a computer-aided design system and method thereof for logic design analysis for determining logical interdependencies between points in a topology of a digital circuit by which time and memories required for a processing are saved.例文帳に追加
本発明は、処理に要する時間及びメモリが節約された、ディジタル回路の論理ネットワーク中の点間で論理的相互従属関係を定める論理設計解析用のコンピュータ支援設計装置及び方法の提供を目的とする。 - 特許庁
To provide an arithmetic circuit to be used for an encryption circuit, and a logical circuit, a read-only memory, a register, and a semiconductor circuit including a plurality of logics, in which confidential data can be prevented from being intercepted by electronic analysis by using simple constitution.例文帳に追加
簡易な構成で、電力解析による秘匿データの傍受を防止することのできる、暗号回路に用いられる演算回路、論理回路、読出し専用メモリ、レジスタ、および複数個のロジックを含む半導体回路を提供する。 - 特許庁
The system 1 has a structure analysis part 1a for analyzing the logical structure of the code 6 and developing its analytical result to tree structure consisting of plural nodes and an execution module giving part 1b for giving an execution module corresponding to each node constituting the tree structure developed by the analysis part 1a to the node.例文帳に追加
このうち解釈系1は、ソースコード6の論理構造を解析してその解析結果を複数の節点からなる木構造に展開する構造解析部1aと、構造解析部1aにより展開された木構造の各節点に対してその各節点に対応する実行モジュールを付与する実行モジュール付与部1bとを有している。 - 特許庁
This apparatus consists of factor analysis parts 1, 201 that perform analysis on violation factors and draft a correction algorithm for every constraint violation pass by receiving constraint violation pass assignment data 15, 215 and constraint data 16, 216 of timing or electromigration, a logical gate correction part 3, constraint judgment parts 8, 14; 208, 214, and a correction result output part 9.例文帳に追加
タイミング又はエレクトロマイグレーションの制約違反パス指定データ15、215および制約データ16、216を受け制約違反パス毎に違反要因の解析および修正アルゴリズムの立案を行う要因解析部1、201と、論理ゲート修正部3と、制約判定部8、14;208、214と、修正結果出力部9とにより構成される。 - 特許庁
In transmitting data from the PC to logical units corresponding to the LUN 0-3, data is transmitted through a single data transmitting end point, and the data is allotted to either of the LUNs 0-3 side by a SCSI command analysis task 111.例文帳に追加
PCからLUN0〜3に対応する論理ユニットに対してデータを伝送すると、単一のデータ伝送用エンドポイントを介してデータが伝送され、そのデータはSCSIコマンド解析タスク111によってLUN0〜3のいずれかに振り分けられる。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (c) 1995-2026 Kenkyusha Co., Ltd. All rights reserved. |
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
| 日本語ワードネット1.1版 (C) 情報通信研究機構, 2009-2026 License. All rights reserved. WordNet 3.0 Copyright 2006 by Princeton University. All rights reserved.License |
| Copyright © National Institute of Information and Communications Technology. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|



