「loop circuit」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

The fractional-N PLL circuit contains a phase frequency comparator PFD, a charge pump circuit Ch_Pmp, a loop filter Lp_Flt, a voltage-controlled oscillator VCO, a fractional frequency divider DIV, and a ΣΔ modulator ΣΔMod.例文帳に追加

フラクショナル−Ｎ ＰＬＬ回路は、位相周波数比較器ＰＦＤ、チャージポンプ回路Ｃｈ＿Ｐｍｐ、ループフィルタＬｐ＿Ｆｌｔ、電圧制御発振器ＶＣＯ、フラクショナル分周器ＤＩＶ、ΣΔ変調器ΣΔＭｏｄを含む。 - 特許庁

By a detection circuit 12, wobble data superimposed with the address information to be recorded by the phase modulation are monitored to detect the period during a phase modulated part of the wobble data is inputted to a PLL (phase locked loop) circuit 13.例文帳に追加

検出回路１２は、位相変調によって記録されるアドレス情報が重畳されたウォブルデータを監視し、該ウォブルデータの位相変調部分がＰＬＬ回路１３へ入力される期間を検出する。 - 特許庁

To provide a digital PLL(phase locked loop) circuit which never cause vibration phenomenon to a steady phase difference by a time constant of an integration circuit, can reduce the steady phase difference and improves both transient and steady response characteristics.例文帳に追加

積分回路の時定数によって定常位相差に振動現象を発生させず、定常位相差を低減し、かつ過渡応答特性および定常特性が良好であるＰＬＬ回路を提供する。 - 特許庁

Concerning this telephone equipment, when a user performs off-hook for calling, a hook switch HS is closed, the DC loop of lines L1 and L2 are closed and the station current from the exchange flows to a speech circuit 4 or control circuit 6.例文帳に追加

利用者が通話を行うためにオフフックすると、フックスイッチＨＳが閉結し回線Ｌ１，Ｌ２の直流ループが閉結されると共に、交換機からの局電流が通話回路４や制御回路６等に供給される。 - 特許庁

The loop-shaped circuit pattern is formed into an open angle shape over a plurality of circuit pattern layers 3, 4, 5 so that electric currents running through the two loops c1 and c2 of open angle shape run in the opposite direction to each other.例文帳に追加

ループ状の回路パターンは、複数の回路パターン層３，４，５に亘って８の字形状に形成され、８の字形状の２つのループｃ１、ｃ２に流れる電流が、互いに逆回りになるように形成されている。 - 特許庁

A capacitive coupling system circuit 5 superimposes the inner pin cushion distortion correction voltage VA upon an output voltage of a loop filter 32 of the reading side PLL circuit 3 and gives the inner pin cushion distortion correction voltage VA as a control voltage VC to a VCO 33.例文帳に追加

容量結合方式回路５はインナーピンクッション歪補正電圧ＶＡを読み出し側ＰＬＬ回路３のループフィルタ３２の出力電圧に重畳し、制御電圧ＶＣとしてＶＣＯ３３に与える。 - 特許庁

According to one embodiment, the frequency compensation scheme includes two circuits, that is, an inner loop compensation circuit 240, and a circuit 245 at the output in parallel with one of the resistors of the output voltage divider 235.例文帳に追加

１つの実施例によると、その周波数補償機構には、２つの回路、すなわち、内部ループ補償回路（２４０）および、出力分圧器（２３０）の抵抗の１つに平行な、出力における回路（２４５）、が含まれている。 - 特許庁

The test device 1 also has a feedback loop where a signal of a node N21 on the output side of the multiplexer MUX2 is inputted into a determination circuit section 7 of the test circuit 5, and is inputted to one of the input sides of the multiplexer MUX2 via the determination circuit section 7.例文帳に追加

また、マルチプレクサＭＵＸ２の出力側のノードＮ２１の信号が試験回路５の判定回路部７に入力され、その信号が判定回路部７を介してマルチプレクサＭＵＸ２の入力側の一方に入力される帰還ループが形成されている。 - 特許庁

The predetermined time is set to the sum of the delay time of the first delay circuit 13 of a phase synchronization loop for generating a clock CLK for identifying and reproducing timing by the D flip-flop 12 of a clock/data-reproducing circuit 22 and the delay time of a second delay circuit 14.例文帳に追加

前記所定時間は、前記クロック・データ再生回路２２のＤフリップフロップ１２による識別再生タイミング用のクロックＣＬＫを生成する位相同期ループの第１の遅延回路１３の遅延時間と第２の遅延回路１４の遅延時間との和に設定する。 - 特許庁

However, a ground loop is not formed since the ground wiring G1 (grounding wire) of an internal power source circuit 13 in the drive control circuit 11 and the ground wiring G2 of a driving circuit 14 are separated by a current restriction resistance R1 inserted in a power source line P1.例文帳に追加

しかし、電源線Ｐ１に挿入された電流制限抵抗Ｒ１により、駆動制御回路１１の内部電源回路１３のグランドの配線（接地線）Ｇ１と駆動回路１４のグランドの配線Ｇ２が分離されているのでグラウンドループが形成されない。 - 特許庁

A 1st carrier reproducing circuit having a complex multiplier 1 to a phase error detector 5 and a 2nd carrier reproducing circuit having a complex multiplier 10 to a phase error detector 14 and an error detector 20 being a loop filter to a control circuit 22 are cascaded.例文帳に追加

複素乗算器１〜位相誤差検出器５を有する第１の搬送波再生回路と、複素乗算器１０〜位相誤差検出器１４、及びループフィルタである誤差検出器２０〜制御回路２２とを有する第２の搬送波再生回路とを縦続に接続する。 - 特許庁

To prevent formation of a closed loop between a motor and a motor driving circuit when a short circuit occurs in the motor driving circuit, to avoid heating generation, and to reduce power consumption.例文帳に追加

モータ駆動回路に短絡故障が生じた場合に、モータとモータ駆動回路との間に閉ループが形成されるのを防止することができながら、発熱の問題を回避することができ、かつ、消費電力量の低減を図ることができる車両用操舵装置を提供する。 - 特許庁

After that, the gain of the variable gain amplifier 4 is controlled in such a manner that the signal level of a received signal RS becomes fixed on a considered level by using a feed back loop constituted of an RSSI circuit 6, a gain control circuit 7 and an D/A conversion circuit 8.例文帳に追加

その後は、ＲＳＳＩ回路６、利得制御回路７、およびＤ／Ａ変換回路８で構成されるフィードバックループによって、受信信号ＲＳの信号レベルが所定のレベルで一定となるように、可変利得増幅器４における利得が制御される。 - 特許庁

The phase lock loop circuit is composed of a phase comparator 13, a differential amplifier 14, a low-pass filter 15, and a voltage controlled oscillation circuit(VCO) 16, and is controlled so that an output signal SPB of a detecting circuit 12 and a clock signal CLK are phase-locked.例文帳に追加

位相比較器１３、差動増幅器１４、ローパスフィルタ１５及び電圧制御発振回路（ＶＣＯ）１６により位相ロックループ回路が構成され、検出回路１２の出力信号ＳＰＢと、クロック信号ＣＬＫとが位相ロックするように制御される。 - 特許庁

This receiver 31 is provided with a timing correction circuit 32 and a lock detector 34, wherein a signal indicating an integration value of an error of the received signal is supplied from an integration circuit 43 held by a loop filter 43 of the timing correction circuit 32 to the lock detector 34.例文帳に追加

受信装置３１は、タイミング補正回路３２およびロック検出器３４を備えており、ロック検出器３４には、タイミング補正回路３２のループフィルタ４３が有する積分回路４３から受信信号の誤差の積分値を表す信号が供給される。 - 特許庁

A time interval when the phase lock loop circuit 52 stays in an oscillation frequency condition is compared with a time interval when the loop 52 in the absence of a delay trouble stays in an oscillation frequency condition to detect the delay trouble.例文帳に追加

そして、上記フェーズロックループ回路がある発振周波数状態に滞在している時間間隔と遅延故障が存在しないフェーズロックループ回路のある発振周波数状態に滞在している時間間隔とを比較することにより遅延故障を検出する。 - 特許庁

The frequency-measuring circuit 140 measures at least an amount of frequency shift of carrier frequency of a transmission signal, at switching from the closed-loop operation to the open-loop operation or an amount of frequency drift of carrier frequency during the period of transmission data output.例文帳に追加

周波数測定回路１４０は、クローズドループ動作からオープンループ動作への切り換え時における送信信号の搬送波信号の周波数シフト量、及び送信データ出力期間における搬送波信号の周波数ドリフト量の少なくとも一方を測定する。 - 特許庁

The present invention also include monitoring the communication loop 120 with a monitoring circuit 115 to detect a resume signal outside the voiceband frequency range on the communication loop and restoring power to the electronic circuits when the resume signal is detected.例文帳に追加

さらには、本発明は、監視回路１１５を用いて通信ループ１２０を監視して通信ループにおいて音声帯域周波数レンジ外にある再開信号を検出すること、及び、この再開信号を検出すると、上記電子回路に電力を戻すこと、を含む。 - 特許庁

In an indoor wiring structure, a power distribution system where power is fed from a distribution switchboard 1 is divided into two portions, one of them is wired in a loop from the distribution switchboard 1, thus forming a loop circuit that is connected to a plurality of wall outlets 5 being provided at indoor rooms R1 and R2.例文帳に追加

本発明の屋内配線構造は、分電盤１から給電される配線系統を２分割して、一方が分電盤１からループ状に配線され、屋内の各部屋Ｒ１、Ｒ２に設けた複数のコンセント５に接続されるループ回路を形成する。 - 特許庁

The signal transmission lines are made to correspond to rightward circularly polarized waves and leftward circularly polarized waves by a loop antenna 7 arranged on a first surface 6a of a circuit board 6 and a loop antenna 7' arranged on a second surface 6b thereof, and polarized wave diversity is executed to suppress occurrence of a communication error due to fading.例文帳に追加

回路基板６の第１面６ａに設けられたループアンテナ７及び第２面６ｂに設けられたループアンテナ７’によって右旋円偏波及び左旋円偏波に対応させ、偏波ダイバーシチを実行しフェージングによる通信エラーの発生を抑制する。 - 特許庁

To provide a closed loop oscillation supervisory/control circuit which does not need to use the signal of a special adjusted waveform for confirmation and re-adjustment for securing the stability of a loop and does not hinder which the continuity of communication or acceleration of a communication speed.例文帳に追加

ループの安定度を確保するための確認再調整に特殊な調整波形の信号を用いる必要がなく、また、通信の連続性や通信速度の高速化に支障を来す虞れのない閉ループ発振監視・制御回路を提供すること。 - 特許庁

The feedback loop 4 comprises a capacitor 41 and a resistive element 44 in a RF path and an inductive element 42 in a DC feed path, wherein the resistive element comprises a feedback transistor 45 arranged as variable resistor within the feedback loop, and a bias control circuit 46.例文帳に追加

帰還ループ４は、ＲＦ経路にコンデンサ４１および抵抗性要素４４を、ＤＣ給電経路に誘導性要素４２を備え、前記抵抗性要素は、帰還ループ内に可変抵抗として構成された帰還トランジスタ４５およびバイアス制御回路４６を備える。 - 特許庁

A regenerated optical carrier wave 37 is thereby synchronized with an input optical carrier wave 11, and the feedback loop circuit is operated in a direction with frequencies of both consistent each other.例文帳に追加

これによって、再生光搬送波37と入力光搬送波11との同期が実現するとともに、両者の周波数も一致する方向でフィードバックループ回路が動作する。 - 特許庁

To provide a PLL (phase locked loop) circuit, a tuner and a communication system using the same for achieving simultaneously a wide oscillation frequency range and an excellent phase-noise characteristic.例文帳に追加

広い発振周波数範囲と良好な位相雑音特性を同時に実現するＰＬＬ回路、このＰＬＬ回路を用いたチューナ及び通信システムを提供すること。 - 特許庁

To provide a phase locked loop circuit capable of obtaining an output frequency not causing a fractional figure even when a reference signal has a round frequency (e.g. 10MHz).例文帳に追加

基準信号を切りの良い周波数（例えば１０ＭＨｚ）とした場合にも、端数の生じない出力周波数を得られる位相同期ループ回路を提供する。 - 特許庁

A loop circuit may continue to be safely used if a rupture occurs in one spot by merely removing the connection at the ruptured spot and has the effect of recovering the deficit of increased copper loss.例文帳に追加

ループ配線は１箇所の断線では、断線箇所の結線を外すだけで継続して安全に使用することができ、銅損が増加したマイナスをとり返す効果がある。 - 特許庁

When either DC loop is interrupted, an inverter control IC 4 judges that a no-load state has occurred and stops the oscillating operation of an inverter circuit 1.例文帳に追加

そして、何れかの直流電流ループが遮断されると、インバータ制御用ＩＣ３は、無負荷状態が発生したと判断し、インバータ回路１の発振動作を停止させる。 - 特許庁

An open loop control part 22 acquires command voltages v_d and v_q on the dq axis according to a circuit equation of the motor based on the command currents i_d^* and i_q^* and the angular speed ω_e.例文帳に追加

オープンループ制御部２２は、指令電流ｉ_d^* 、ｉ_q^* と角速度ω_e に基づき、モータの回路方程式に従いｄｑ軸上の指令電圧ｖ_d 、ｖ_q を求める。 - 特許庁

To realize both functions of a sub-routine call processing capable of being multiplexed and a low-power loop processing reducing the power required for memory access while suppressing the increase of circuit scale.例文帳に追加

多重化可能なサブルーチンコール処理と、メモリアクセスに要する電力を削減する低電力ループ処理の両機能を、回路規模の増加を抑えて実現する。 - 特許庁

This automatic gain control circuit can switch a 'high-speed mode' of the signal capturing period and a 'low-speed tracking' mode of the signal tracking period by using two different loop gain values.例文帳に追加

２つの異なるループ利得値を使用することにより、本回路は、信号捕捉期間の「高速モード」と信号追跡期間の「低速追跡」モードとを切換えることができる。 - 特許庁

To integrate a composition of a PLL (phase locked loop) circuit in one semiconductor chip without deteriorating both control precision and processing speed of a frequency to be locked.例文帳に追加

ロックさせる周波数の制御精度と処理速度とを共に擬制にすることなく、ＰＬＬ回路の構成を１つの半導体チップに集積できるようにする。 - 特許庁

The gain control mechanism 24 can make the open loop gain characteristic of the PLL circuit 10 more linear by compensating nonlinearity of the gain of the voltage-controlled oscillator 12.例文帳に追加

ゲイン調整機構２４により、電圧制御発振器１２のゲインの非線形性を補償し、ＰＬＬ回路１０のオープンループゲイン特性をより線形に近づけることができる。 - 特許庁

To provide a wireless communication device including a loop interference canceler circuit which is capable of precisely and sufficiently suppress an interference signal even in an initial stage of a reception processing period.例文帳に追加

受信処理期間の初期段階においても回り込み信号を精度高く十分に抑圧しうる回り込みキャンセラ回路を備えた無線通信装置を提供する。 - 特許庁

The interface chip 110 includes a clock signal synchronization circuit (DLL (Delayed Lock Loop)) thereinside, and generates a control signal synchronized with an external clock Clock input from the outside.例文帳に追加

インターフェースチップ１１０は、内部にクロック信号同期回路（ＤＬＬ）を備え、外部から入力される外部クロックＣｌｏｃｋに同期した制御信号を生成する。 - 特許庁

A distribution and combination circuit generates a plurality of new receiving signals by distributing and combining signals received by the loop coils and the figure eight-shaped coil.例文帳に追加

また、分配合成回路は、ループコイルおよび８の字コイルによって受信された受信信号を分配合成することで複数の新たな受信信号を生成する。 - 特許庁

A 2nd frequency error detection circuit 16 outputs a frequency error Δ θ2ave with high accuracy over a narrow frequency range to configure a loop (b) relating to feedforward control.例文帳に追加

第２周波数誤差検出回路１６では狭周波数範囲かつ高精度の周波数誤差Δθ２^aveを出力し、フィードバック制御に係るループｂを構成する。 - 特許庁

The transmit electronic circuit includes a voltage control oscillator (VCO), a dielectric resonator type oscillator (DRO), a phase lock loop (PLL) component, and a direct digital synthesizer (DDS).例文帳に追加

送信電子回路は、電圧制御発振器（ＶＣＯ）、誘電体共振器型発振器（ＤＲＯ）、位相ロックループ（ＰＬＬ）構成要素、およびダイレクト・デジタル・シンセサイザ（ＤＤＳ）を含む。 - 特許庁

On each of first to sixth wiring layers 101 to 106 composing the multilayer printed circuit board, an EMI suppression wiring 200 is formed in a substantial loop shape.例文帳に追加

多層プリント配線基板を構成する第１配線層〜第６配線層１０１〜１０６には、一筆書き状に設けられたＥＭＩ抑制配線２００が設けられている。 - 特許庁

To provide a phase locked loop circuit capable of surely detecting abnormality of a voltage controlled crystal oscillator even when the abnormality takes place in the voltage controlled crystal oscillator due to its secular change.例文帳に追加

電圧制御水晶発振器の経年変化による異常が発生しても、この異常を確実に検出できるようにした位相同期ループ回路を提供する。 - 特許庁

A circuit module having a loop switch adapted to send a readjusted data signal to a plurality of first output ports of the module, respectively, is provided.例文帳に追加

本発明は、再調整したデータ信号を、回路モジュールの複数の第１の出力ポートのそれぞれに送るように適合されたループ・スイッチを有する回路モジュールを提供する。 - 特許庁

An FF relation graph is prepared from an integrated circuit (SA1) and after FF composing of a self-loop are recognized from this FF relation graph (SA2), all the FF are scanned (SA3).例文帳に追加

集積回路からＦＦ関係グラフを作成し（ＳＡ１）、このＦＦ関係グラフからセルフループを構成するＦＦを認識した上で（ＳＡ２）、全てのＦＦをスキャン化する（ＳＡ３）。 - 特許庁

To simplify a circuit configuration by using two-phase output signal not including a carrier component f(ωt) and interpolating and splitting with a closed loop method.例文帳に追加

本発明は、キャリア成分ｆ（ωｔ）を含まない２相出力信号を用いて閉ループ方式にて内挿分割し、回路構成を簡略化することを目的とする。 - 特許庁

To provide a delay locked loop circuit for generating a delay clock signal with high accuracy, regardless of duty ratio of a reference clock signal while there is no regular jitter theoretically.例文帳に追加

原理的に定常ジッタがなく、基準クロック信号のデューティ比にかかわらず高精度な遅延クロック信号を生成可能な遅延ロックドループ回路を実現する。 - 特許庁

In a regular mode, the DAC control circuit 44 inputs the offset correction code ED_S to the DAC 46, and the DAC 46 gives an offset correction signal EA_S to the loop filter 30.例文帳に追加

定常モードでは、ＤＡＣ制御回路４４がオフセット補正コードＥＤ_SをＤＡＣ４６に入力し、ＤＡＣ４６がオフセット補正信号ＥＡ_Sをループフィルタ３０に与える。 - 特許庁

A closed loop band of a fractional N PLL circuit is set to narrow bands of dozens of kHz order, as a frequency synthesizer Frct_Synth in use for transmitting/receiving operation.例文帳に追加

受信動作と送信動作とに使用する周波数シンサセイザＦｒｃｔ＿ＳｙｎｔｈとしてフラクショナルＮ ＰＬＬ回路のクローズドループ帯域を、数十ＫＨｚのオーダーの狭帯域とする。 - 特許庁